ZHCUAR4A February 2023 – December 2023
DP83867 的默认配置是通过 PHY 特定引脚上的多个电阻器上拉和下拉值确定的。根据安装的值,每个配置引脚可设置为四种模式之一。AM62A 低功耗 SK EVM 采用支持 RGMII 接口的 48 引脚 QFN 封装。
DP83867 PHY 使用基于电阻器搭接的四级配置,可生成四个不同的电压范围。电阻器与 RX 数据和控制引脚相连,这些引脚通常由 PHY 驱动,是处理器的输入。每种模式的电压范围如下所示:
模式 1 - 0V 至 0.3V
模式 2 - 0.462V 到 0.6303V
模式 3 – 0.7425V 至 0.9372V
模式 4 – 2.2902V 至 2.9304V
在所有配置引脚(LED_0 除外)上提供了上拉和下拉电阻器空间。LED_0 用于镜像启用,默认情况下设为模式 1,模式 4 不适用,模式 2、模式 3 选项不能满足要求。PHY 绑定了电阻器,以实现以下配置:
PHY 地址:00000
Auto_neg:启用
ANG_SEL:10/100/1000
RGMII TXCLK 偏斜:0ns
RGMII RXCLK 偏斜:2ns
Strap 设置 | 引脚名称 | 配置功能 | 模式 | 配置 (Strap) 功能值 | 说明 |
PHY 地址 |
RX_D2 |
PHY_AD3 | 1 | 0 |
PHY 地址:0000 |
PHY_AD2 | 1 | 0 | |||
RX_D0 |
PHY_AD1 | 1 | 0 | ||
PHY_AD0 | 1 | 0 | |||
自动协商 | RX_DV/RX_CTRL | 自动协商 | 3 | 0 | 自动协商禁用 = 0 |
运行模式 |
LED2 |
RGMII 时钟偏差 TX[1] | 5 | 0 |
RGMII TX 时钟偏差设为 0ns |
RGMII 时钟偏差 TX[0] | 5 | 0 | |||
LED_1 |
RGMII 时钟偏差 TX[2] | 5 | 1 | ||
ANEG_SEL | 1 | 0 | 广播能力 10/100/1000 | ||
LED_0 | 镜像启用 | 1 | 0 | 镜像启用已禁用 | |
GPIO_1 |
RGMII 时钟偏差 RX[2] | 1 | 0 |
RGMII RX 时钟偏差设为 2ns |
|
RGMII 时钟偏差 TX[1] | 1 | 0 | |||
GPIO_0 | RGMII 时钟偏差 RX[0] | 1 | 0 |