ZHCU939A May   2020  – October 2020 ADC12DJ3200

 

  1. 1商标
  2. 2引言
  3. 3功能
  4. 4所需硬件
    1. 4.1 AlphaData ADA-SDEV-KIT1&2
    2. 4.2 TI ADC12DJ3200CVAL 评估模块
    3. 4.3 测试设备
  5. 5所需软件
    1. 5.1 HSDC Pro GUI
      1. 5.1.1 Xilinx Vivado 设计套件
    2. 5.2 ADC12DJ3200EVM-CVAL GUI
  6. 6硬件设置
  7. 7Alpha-Data ADC12DJ3200EVMCVAL 启动说明
    1. 7.1 配置 ADC EVM
    2. 7.2 对 ADC12DJ3200EVM SYNC 进行手动操作
      1. 7.2.1 对 FPGA 进行编程
    3. 7.3 使用 High-Speed Data Converter Pro GUI 查看捕获的数据
  8. 8修订历史记录

2 引言

此设计旨在使用 JMODE0 连接 Alpha Data 系统开发套件 (SDEV) 与 ADC12DJ3200EVMCVAL。此设计使用定制的 TI JESD204B IP，该 IP 同时实施 JESD204B Base IP 和 JESD204B PHY IP，以在单器件模式下以 6.2 GSPS 的速率从 ADC12DJ3200QML-SP 器件获取 JESD204B 数据，数据通道速率为 12.4 Gbps。该参考设计实现了一个传输层，以便从 8 个通道收集 40 个样片（如数据表的 JMODE0 表中所述）。使用 Xilinx Internal Logic Analyzer (ILA) 工具捕获样片并传送到 PC，然后可以使用 TI High-Speed Data Converter Pro GUI 显示结果。