ZHCU939A May   2020  – October 2020 ADC12DJ3200

 

  1. 1商标
  2. 2引言
  3. 3功能
  4. 4所需硬件
    1. 4.1 AlphaData ADA-SDEV-KIT1&2
    2. 4.2 TI ADC12DJ3200CVAL 评估模块
    3. 4.3 测试设备
  5. 5所需软件
    1. 5.1 HSDC Pro GUI
      1. 5.1.1 Xilinx Vivado 设计套件
    2. 5.2 ADC12DJ3200EVM-CVAL GUI
  6. 6硬件设置
  7. 7Alpha-Data ADC12DJ3200EVMCVAL 启动说明
    1. 7.1 配置 ADC EVM
    2. 7.2 对 ADC12DJ3200EVM SYNC 进行手动操作
      1. 7.2.1 对 FPGA 进行编程
    3. 7.3 使用 High-Speed Data Converter Pro GUI 查看捕获的数据
  8. 8修订历史记录

7.2 对 ADC12DJ3200EVM SYNC 进行手动操作

本节详细介绍了对 ADC12DJ3200EVM SYNC 进行手动操作。

  1. 在 ADC12DJ3200EVM-CVAL GUI 中，点击“JESD204B”选项卡，如图 7-3 所示。
    GUID-A1EF5B2E-2139-4285-B7B6-DB6ABBF5BF50-low.png图 7-3 “JESD204B”选项卡
  2. 执行以下步骤（按顺序）：
    • 点击“JESD Block Enable”以将其禁用（绿色箭头不应亮起）。
    • 点击“SFORMAT”按钮（启用它）。FPGA 固件使用无符号数据和 K 值 4。
    • 点击“JSYNC_N Sync _Request”按钮（它应该启用或“亮起”）。
    • 从“SYNC Input Selection”下拉菜单中选择“No SYNC Input Signal”。
    GUID-0D38DF24-2238-44D4-ABCA-EC1E1A7FAEE6-low.png图 7-4 使用软件设置 ADC SYNC
  3. 点击“JESD Block Enable”（启用它）。现在 GUI 应该如图 7-5 所示。
    GUID-2CC11C16-747D-4C96-83FD-C03FE57ACBB6-low.png图 7-5 ADC 内部 SYNC 现已设为低电平