ZHCU760 March   2023

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 关键系统规格
  7. 2系统概述
    1. 2.1 设计方框图
    2. 2.2 重点产品
      1. 2.2.1 LMK04832-SP
      2. 2.2.2 LMX2615-SP
      3. 2.2.3 CDCLVP111-SP
      4. 2.2.4 ADC12DJ3200QML-SP
    3. 2.3 设计步骤
      1. 2.3.1 多种 JESD204B 同步要求
      2. 2.3.2 时钟树设计
        1. 2.3.2.1 时钟频率规划
        2. 2.3.2.2 时钟树元件
          1. 2.3.2.2.1 时钟基准
          2. 2.3.2.2.2 时钟基准缓冲器
          3. 2.3.2.2.3 时钟分配
          4. 2.3.2.2.4 频率合成
        3. 2.3.2.3 相位延迟调整选项
        4. 2.3.2.4 相位噪声优化
        5. 2.3.2.5 单粒子效应 (SEE) 注意事项
        6. 2.3.2.6 扩展 MIMO 系统的时钟树
      3. 2.3.3 电源管理
        1. 2.3.3.1 电源设计注意事项
        2. 2.3.3.2 耐辐射（防辐射）电源树
          1. 2.3.3.2.1 耐辐射 (RHA) 负载开关
          2. 2.3.3.2.2 耐辐射 (RHA) 直流/直流降压转换器
          3. 2.3.3.2.3 耐辐射 (RHA) 低压降 (LDO) 稳压器
            1. 2.3.3.2.3.1 3.3V 线性稳压器
            2. 2.3.3.2.3.2 4.5V 线性稳压器
        3. 2.3.3.3 过流检测电路
  8. 3硬件和软件入门
    1. 3.1 硬件配置
      1. 3.1.1 时钟板设置
        1. 3.1.1.1 电源
        2. 3.1.1.2 输入基准信号
        3. 3.1.1.3 输入同步信号
        4. 3.1.1.4 输出信号
        5. 3.1.1.5 编程接口
        6. 3.1.1.6 FMC+ 适配器板设置
        7. 3.1.1.7 ADC12DJ3200 EVM 设置
        8. 3.1.1.8 TSW14J57EVM 设置
        9. 3.1.1.9 多通道同步设置
    2. 3.2 软件
      1. 3.2.1 所需软件
      2. 3.2.2 时钟板编程序列
      3. 3.2.3 ADC12DJ3200CVAL EVM 编程序列
      4. 3.2.4 TSW14J57EVM 评估编程序列
  9. 4测试和结果
    1. 4.1 测试设置
    2. 4.2 结果
      1. 4.2.1 相位噪声测量结果
      2. 4.2.2 多通道时钟相位对齐
      3. 4.2.3 信号链性能
      4. 4.2.4 通道间偏斜测量
    3. 4.3 总结与结论
  10. 5设计和文档支持
    1. 5.1 设计支持
      1. 5.1.1 原理图
      2. 5.1.2 物料清单
    2. 5.2 文档支持
    3. 5.3 支持资源
    4. 5.4 商标
  11. 6关于作者
    1. 6.1 鸣谢

3.1.1.2 输入基准信号

设置输入基准信号时，请使用以下选项：

  • 选项 1：板载基准 LMK61E2 (U2) 通过跳线 J16 加电，并在出厂时编程用于生成 156MHz LVDS 输出。U2 可以通过编程来使用 I2C 接口生成不同的时钟频率。该时钟板具有一个 CDCLVP111-SP 时钟缓冲器 (U9)，可从 U2 或外部基准 Y1 选择基准输入，并分配给板上的时钟器件。U9 可以使用跳线 J30 引脚 2 和 3 处的短跳线来选择 LMK61E2 基准。通过移除 J8 上的短跳线，将电源与 Y1 隔离。
  • 选项 2：将外部基准信号连接到 OSCin_P 和 OSCin_N 连接器。连接外部基准时，通过移除 J8 上的短跳线并移除 C87 来关断 Y1。对于从基准缓冲器器件 U13 到时钟器件的外部基准使能，请将短跳线放置在 J30 的引脚 1 和 2 上。同时，通过移除跳线 J16 来隔离 U2 与电源。
  • 选项 3：板载 VCXO Y1 通过跳线 J8 加电，并通过移除 R39 并在 OSCin_N 连接器处连接 50Ω，向时钟缓冲器 (U9) 的 CLK0_P 引脚输入输出 100MHz 信号。将短跳线放置在 J30 的引脚 1 和 2 上，并将基准分配给时钟器件。同时，通过移除跳线 J16 来隔离 U2 与电源。
  • 选项 4：当 LMK04832-SP 在单 PLL 模式 (PLL2) 下工作时，请使用前面的选项之一。当 LMK04832-SP 在分配模式或双 PLL 模式下运行时，根据运行输入频率，将外部基准连接至 J6、J10 或 J5。接下来，在基于 LMH5401-SP 的有源平衡-非平衡变压器 (U6) 或板载无源平衡-非平衡变压器 (U40) 之间进行选择。最后，通过放置 C79 和 C80 或 C38 和 C3 来选择 U1 的 CLKin1 引脚的路径。在分配模式下运行时，通过移除跳线 J8 将 Y1 关断。在分配模式下，当输入频率高于 3GHz 时，通过 J5 连接器的外部时钟输入可以馈送到 LMK04832-SP 的 Fin0 引脚，然后可以通过 R553 和 R554 连接外部时钟，并移除 R555 和 R556。