ZHCU749 November   2020

 

  1.   说明
  2.   资源
  3.   特性
  4.   应用
  5.   5
  6. 1系统说明
    1. 1.1 智能家居和物联网应用
    2. 1.2 移动智能电视和移动投影仪应用
    3. 1.3 工业应用
  7. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
    3. 2.3 总体布局建议
      1. 2.3.1 DLPC3436 布局指南
        1. 2.3.1.1 PLL 电源布局
        2. 2.3.1.2 I2C 接口性能
        3. 2.3.1.3 DMD 控制和 Sub-LVDS 信号
        4. 2.3.1.4 布局层变更
        5. 2.3.1.5 残桩
        6. 2.3.1.6 终端
        7. 2.3.1.7 布线过孔
      2. 2.3.2 FPGA DDR3L SDRAM 接口布线
      3. 2.3.3 DLPA2005 布局建议
        1. 2.3.3.1 布局指南
        2. 2.3.3.2 布局示例
        3. 2.3.3.3 散热注意事项
      4. 2.3.4 DMD 柔性电缆接口布局指南
    4. 2.4 主要产品
  8. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 测试设置
    3. 3.3 测试结果
  9. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
      3. 4.1.3 布局文件
      4. 4.1.4 机械文件
    2. 4.2 软件
    3. 4.3 文档支持
    4. 4.4 支持资源
    5. 4.5 商标

2.3.1.1 PLL 电源布局

请遵循这些建议的指导原则来实现内部 PLL 可接受的控制器性能。DLPC3436 控制器包含两个内部 PLL，这两个器件具有专用模拟电源（VDD_PLLM、VSS_PLLM、VDD_PLLD 和 VSS_PLLD）。至少使用由两个串联铁氧体磁珠和两个分流电容器构成的简单无源滤波器来隔离 VDD_PLLx 电源和 VSS_PLLx 接地引脚（以扩大噪声吸收频谱）。建议一个电容器选择 0.1µF 规格，另一个电容器选择 0.01µF 规格。所有四个组件应尽量靠近控制器放置。高频电容器的引脚应尽可能短，这一点尤为重要。在铁氧体磁珠的控制器端上将这两个电容器从 VDD_PLLM 连接到 VSS_PLLM 并从 VDD_PLLD 连接到 VSS_PLLD。选择具有以下特性的铁氧体磁珠：
  • 直流电阻小于 0.40Ω
  • 10MHz 时的阻抗等于或大于 180Ω
  • 100MHz 时的阻抗等于或大于 600Ω
PCB 布局对 PLL 性能至关重要。没有噪声的接地端和电源应被视为模拟信号，这一点非常重要。因此，VDD_PLLM 和 VDD_PLLD 都必须采用一根迹线以从 DLPC3436 控制器连接到这两个电容器，然后通过串联铁氧体连接到电源。电源和接地迹线应尽可能短、彼此平行并尽可能相互靠近。
GUID-26E8C2BF-E41C-4CA8-AEF8-08C60546A257-low.gif图 2-2 PLL 滤波器布局