ZHCSY19 March   2025 TPSI3050M

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全相关认证
    8. 5.8  安全限值
    9. 5.9  电气特性
    10. 5.10 开关特性
    11. 5.11 绝缘特性曲线
    12. 5.12 典型特性
  7. 参数测量信息
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  使能状态的传输
      2. 7.3.2  功率传输
      3. 7.3.3  栅极驱动器
      4. 7.3.4  模式概述
      5. 7.3.5  三线模式
      6. 7.3.6  两线模式
      7. 7.3.7  VDDP、VDDH 和 VDDM 欠压锁定 (UVLO)
      8. 7.3.8  禁止电路
      9. 7.3.9  电源和 EN 时序
      10. 7.3.10 热关断
    4. 7.4 器件功能模式
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 两线或三线模式选择
        2. 8.2.2.2 CDIV1、CDIV2 电容
        3. 8.2.2.3 RPXFR 选择
        4. 8.2.2.4 CVDDP 电容
        5. 8.2.2.5 栅极驱动器输出电阻器
        6. 8.2.2.6 启动时间和恢复时间
        7. 8.2.2.7 从 VDDM 提供辅助电流 IAUX
        8. 8.2.2.8 VDDM 纹波电压
      3. 8.2.3 应用曲线
      4. 8.2.4 绝缘寿命
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

布局指南

设计人员必须密切关注 PCB 布局,以实现 TPSI3050M 的最佳性能。以下是一些主要的指导准则:

  • 组件放置:
    • 将驱动器放置在尽可能靠近功率半导体的位置,以减小 PCB 引线上栅极环路的寄生电感。
    • 在 VDDH 和 VDDM 引脚与 VDDM 和 VSSS 引脚之间靠近器件的位置连接具有低 ESR 和低 ESL 的电容器,以便在导通外部功率晶体管时旁路噪声并支持高峰值电流。
    • 在 VDDP 和 VSSP 引脚之间靠近器件的位置连接具有低 ESR 和低 ESL 的电容器。
    • 更大限度地减小 RPXFR 引脚上的寄生电容。
  • 接地注意事项:
    • 将对晶体管栅极进行充电和放电的高峰值电流限制在最小的物理区域内。该限制可降低环路电感并最大程度地降低晶体管栅极端子上的噪声。栅极驱动器应尽可能靠近晶体管。
    • 在驱动器 VSSS 与 MOSFET 源极或 IGBT 发射极之间建立开尔文连接。如果功率器件没有分离式开尔文源极或发射极,请将 VSSS 引脚尽可能靠近功率器件封装的源极或发射极端子连接,以将栅极环路与高功率开关环路分开。
  • 高电压注意事项:
    • 为确保初级侧和次级侧之间的隔离性能,请避免在驱动器器件下方放置任何 PCB 迹线或铜。TI 建议使用 PCB 切口或坡口来防止可能影响隔离性能的污染。
  • 散热注意事项:
    • 适当的 PCB 布局有助于将器件产生的热量散发到 PCB,并最大限度地降低结到电路板的热阻抗 (θJB)。
    • 如果系统有多个层,TI 还建议通过具有足够尺寸的通孔将 VDDH 和 VSSS 引脚连接到内部接地或电源平面。这些通孔必须靠近 IC 引脚,以更大限度地提高热导率。不过,请记住,不要重叠来自不同高电压平面的迹线或铜。