ZHCSS25B November 2023 – July 2024 TPS548D26
PRODUCTION DATA
PVIN UVLO 电路会监测 PVIN 电平,并在 PVIN 电平不足时关断开关。当 PVIN 引脚电压低于 PVINUVLO 下降阈值电压(通常为 2.30V)时,该器件会停止开关并对内部 DAC 基准放电。在 PVIN 电压上升至超过 PVINUVLO 上升阈值电压(通常为 2.55V)后,该器件便会重新执行软启动并再次进行开关。PVIN UVLO 是一种非锁存保护机制。
当使用内部 VCC LDO 为 VCC 和 VDRV 引脚供电时,该 PVIN UVLO 不会将器件开关选通。当 PVIN 降至低于 VDRV UVLO 下降阈值电平与 LDO 压降电压之和时,VDRV UVLO 被触发,开关停止。当 PVIN 上升时,PVIN 电平必须升至高于 VDRV UVLO 上升阈值才能启用开关。这意味着使用内部 VCC LDO 不允许在超低 PVIN 条件下进行功率转换。
但是,VCC 和 VDRV 引脚上的外部 5V 辅助电源可以实现超低 PVIN 条件下的功率转换。只要外部辅助电源保持在 5V 电平以同时满足 VCC_OK UVLO 和 VDRV UVLO 的要求,该配置就允许在低至 2.7V 的超低 PVIN 条件下进行功率转换。