ZHCSGP0B July   2017  – June 2025 TPS7A39

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 启动特性
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 电压调节
        1. 6.3.1.1 直流调节
        2. 6.3.1.2 交流和瞬态响应
      2. 6.3.2 用户可设置的缓冲基准
      3. 6.3.3 有源放电
      4. 6.3.4 系统启动控制
        1. 6.3.4.1 启动跟踪
        2. 6.3.4.2 时序控制
          1. 6.3.4.2.1 使能 (EN)
          2. 6.3.4.2.2 欠压锁定 (UVLO) 控制
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1  设置可调器件的输出电压
      2. 7.1.2  电容器推荐
      3. 7.1.3  输入和输出电容器（CINx 和 COUTx）
      4. 7.1.4  前馈电容器 (CFFx)
      5. 7.1.5  降噪和软启动电容器 (CNR/SS)
      6. 7.1.6  缓冲基准电压
      7. 7.1.7  覆盖内部基准
      8. 7.1.8  启动
        1. 7.1.8.1 软启动控制 (NR/SS)
          1. 7.1.8.1.1 浪涌电流
        2. 7.1.8.2 欠压锁定 (UVLOx) 控制
      9. 7.1.9  交流和瞬态性能
        1. 7.1.9.1 电源抑制比 (PSRR)
        2. 7.1.9.2 通道间输出隔离和串扰
        3. 7.1.9.3 输出电压噪声
        4. 7.1.9.4 优化噪声和 PSRR
        5. 7.1.9.5 负载瞬态响应
      10. 7.1.10 直流性能
        1. 7.1.10.1 输出电压精度 (VOUT x)
        2. 7.1.10.2 压降电压 (VDO)
      11. 7.1.11 反向电流
      12. 7.1.12 功率耗散 (PD)
        1. 7.1.12.1 估算结温
    2. 7.2 典型应用
      1. 7.2.1 设计 1：单端至差分隔离电源
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 转换开关选择
          2. 7.2.1.2.2 带有中心抽头变压器的全桥整流器
          3. 7.2.1.2.3 整体解决方案效率
          4. 7.2.1.2.4 反馈电阻器选型
        3. 7.2.1.3 应用曲线
      2. 7.2.2 设计 2：获得 SAR ADC 的全范围
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 详细设计说明
          1. 7.2.2.3.1 调节 –0.2V
          2. 7.2.2.3.2 反馈电阻器选型
        4. 7.2.2.4 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 对于改进 PSRR 和噪声性能的电路板布局布线建议
        2. 7.4.1.2 封装
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 评估模块
        2. 8.1.1.2 Spice 模型
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

6.3.4.2 时序控制

图 6-6 和表 6-2 介绍了如何通过设置使能电路 (EN) 和欠压锁定电路（UVLOP 和 UVLON）来分别控制两个 LDO 的导通和关断时间。

TPS7A39 简化的导通控制图 6-6 简化的导通控制
表 6-2 时序功能表
正输入电压 (VINP) 负输入电压 (VINN) 启用状态 LDO 状态 有源放电
VINP ≥ VUVLOP VINN ≤ VUVLON EN = 1 开 关闭
EN = 0 关闭 打开(1)
VINP ≥ VUVLOP VINN > VUVLON EN = 无关 关闭 打开(1)
VINP < VUVLOP VINN ≤ VUVLON EN = 无关 关闭 打开(1)
VINP < VUVLOP – VUVLOP(hys) VINN > VUVLON – VUVLON(hys) EN = 无关 关闭 打开(1)
(1) 只要 VINx 和 VOUTx 为放电电路提供足够的余量以正常工作，有源放电就会保持开启状态。