7 数据验证

由于该案例在设计中并未在SYNC/MODE上下拉设计，因此无法直接修改SYNC/MODE为上拉VCC来修改至FPWM模式来避免芯片长时间处于PFM，存在反向电流的风险，因此只能使用折中的方案，在输出添加假负载，如图 7-1 所示。

通过假负载的设计，让芯片尽可能的避免工作在较低频率的PFM模式下，但是假负载会持续的带来损耗，会明显的影响效率，并且同时由于芯片的个体差异，不同的芯片电流检测精度的差异，并不能完全避免芯片工作在400k以上的工作频率，仍然存在工作在低频的状态。

通过后续的持续验证关于该场景下下的失效数据对比如下：

未导入假负载失效率（量产2年）：622/72089 *1000000=8628ppm

导入假负载方案后失效率（导入半年内）：3/7640 *1000000=392ppm

同时结合TI大范围的出货及应用调研数据发现，工作在FPWM 模式下的产品失效率远远低于AUTO模式。因此，可以得出结论，该案例的EOS失效源自于反向电流的给下管MOSFET造成了应力性的损坏，从而导致了下次开关动作时的直通。