ZHCAFQ0 September   2025 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP , AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62L , AM62P , AM62P-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1展频时钟
    1. 1.1 SSC 调制速率
    2. 1.2 SSC 调制深度
    3. 1.3 SSC 展频类型
    4. 1.4 SSC 调制曲线
  5. 2PLL SSC 实现详细信息
    1. 2.1 PLL SSC 配置寄存器
    2. 2.2 AM62Px 上使用 DSS PLL17 的 PLL SSC 实现序列
  6. 3SSC 结论和注意事项

1.1 SSC 调制速率

调制周期是指将时钟额定频率从初始值循环到调制曲线上的所有不同值并再循环回到初始值所需的时间。调制速率是周期的倒数。

  1. 调制速率由 CLKSSCG、128 点内部波形表和分频值 MOD_DIV 根据 fmod = fCLKSSCG / (128 ×MOD_DIV) 进行控制。
  2. fCLKSSCG = fREF / REFDIV。为 AM62x、AM62Ax、AM62Px 和 AM62Lx 设置分数 N 模式：
    REFDIV = 1。这意味着在这种情况下 fCLKSSCG = fREF，其中 fREF 是 PLL 参考时钟
    （例如 fREF = 25MHz）。
  3. 对于由 PLL 带宽决定的调制保真度，为了避免干扰音频应用，调制频率通常设置为高于 32kHz 并低于 fCLKSCG / 200。例如，如果使用 25MHz 的 PLL 参考时钟频率，则最大调制频率为 125kHz。