随着速度达到纳秒级，在使用大输出摆幅（例如 3V 或 5V）时，单端亚纳秒级边沿速率的产生会出现问题。

当边沿速率（上升和下降时间）到达纳秒范围内时，i = c × ΔV/ΔT 开始在安培范围内产生峰值电流。这些边沿会增加功耗，并会产生 EMI 和噪声。

逻辑阈值之间的上升或下降所耗时间会限制最大输出转换时间（速度）。

为克服这些问题，将输出摆幅降低至 800mV。输出摆幅越小，输出器件就越容易生成，节省功率，还能降低辐射噪声并提高最大速度。

图 2-10 ECL 输出

发射极耦合逻辑器件（简称 ECL）开发于 20 世纪 60 年代早期，是最早的高速逻辑系列。驱动器为低阻抗发射极跟随器输出，可生成典型的 800mV 输出差分电压。输出晶体管在线性区域内运行，不饱和，可提供最快的响应。输出通常通过 50Ω 端接至比输出电源低 2V 的端接电压轨。ECL 器件通常端接在 -2V 至 -5.2V 范围内，从而产生 -0.9V 至 -1.8V 的典型输出摆幅。由于终端电阻器阻值较低，因此 ECL 是目前功耗最高的接口。

RSECL（也称为降低摆幅 ECL）与 ECL 类似，但摆幅降低到 400mV，而且仍需要负端接电压。

图 2-11 RSPECL 端接

PECL 或正 ECL 可消除负电源并将摆幅移动到接地处以上，实现 +3.2V 和 +4V 的正摆幅，并保持 800mV 的差分。

LVPECL（也称为低压 PECL）与 PECL 相同，但会将阈值降低至 +1.6V 和 +2.4V，从而降低电源电压。

RSPECL（也称为降低摆幅 PECL），可将摆幅降低至 400mV。

可支持 400mV 摆幅标准的器件是 LMH7322 和 LMH7324。