图 2-3 展示了 CD4053B 等典型的通道结构。NMOS 路径与 PMOS 路径并联，就像传输门开关一样，以实现更平坦的导通状态电阻。两个背对背 NMOS 晶体管用于组成 NMOS 路径，另一个开关 SW 连接在晶体管对的中点与 VSS 之间。当通道导通时，晶体管导通、SW 关断、电压信号从输入传输到输出。当通道关断时，晶体管关断、SW 导通、中点的电压被下拉至 VSS。

图 2-3 中的 PMOS 路径的工作方式与 NMOS 路径类似。此外，ESD 二极管放置在 IO 引脚上以钳制输出电压范围，使其在过压事件发生时保持在 VDD 和 VSS 之间。

假定输入为直流电压，如图 1-5 中的示例所示。由于关断状态晶体管和 ESD 二极管都没有真正关断，因此有少量漏电流流经晶体管和二极管，并流至输出负载。关断通道漏电流路径如图 2-4 所示。

如上所述，当通道关断时，SW 导通并将漏电流灌入 VSS。由于 SW 的导通状态电阻远小于 NMOS 晶体管的关断状态电阻，因此大多数漏电流从输入侧流向 VSS 而不是输出。同样，对于 PMOS 路径，漏电流环路会在输入和 VDD 之间形成，而不是在输入和输出之间形成。换言之，图 2-3 中的通道结构几乎会阻断输入到输出漏电路径 (5)(6)(7)(8)。

对于其余输出漏电路径 (1)(2)(3)(4)，电流从 VDD 拉出或由 VSS 灌入。拉电流和灌电流反向流动、相互抵消，以实现流过输出负载的相当低的漏电流。

此外，并非所有多路复用器通道结构都具有输入至输出漏电阻断特性。以图 2-5 的通道结构为例:

此结构没有额外的开关路径来将输入漏电流引导至 VDD/VSS。关断通道漏电流路径如图 2-6 所示。

NMOS 的关断状态电阻为漏电流从输入端流向输出端提供了路径 (1)(2)。路径 (3)(4)(5)(6) 中的其他漏电流在相反方向相互抵消，如图 2-4 中所示。路径 (1)(2) 中的漏电流沿相同方向流动，无法相互抵消。因此，此结构的输出漏电流可能会更大。