ZHCACV9 july 2023 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC5120
TLV320ADCX120 还可以支持更高的输入共模容差,代价是噪声性能降低几分贝。该器件支持三种具有不同共模容差的不同模式,可以使用 CH1_INP_CM_TOL_CFG[1:0] (P0_R58_D[7:6]) 寄存器位对进行配置。模式 0 提供最低噪声性能。
| P0_R58_D[7:6]:CH1_INP_CM_TOL_CFG[1:0] | 通道 1 输入共模容差 |
|---|---|
| 00(默认值) | 通道 1 输入共模容差:交流耦合输入 = 100mVPP,直流耦合输入 = 2.82VPP。 |
| 01 | 通道 1 输入共模容差:交流/直流耦合输入 = 1VPP。 |
| 10(高 CMRR 模式) | 通道 1 输入共模容差:交流/直流耦合输入 = 0AVDD(仅在输入阻抗为 10kΩ 和 20kΩ 时才支持)。对于 2.5kΩ 的输入阻抗,输入共模公差为 0.4V 至 2.6V。 |
| 11 | 保留,不使用此设置。 |
在交流耦合模式下让 ADC 实现出色性能。为了实现出色性能,必须实现以下设置。
对于 TLV320ADC6120 器件,使用先前的设置实现 表 2-10 中的性能。
| SNR (DRE ON) dB | SNR (DRE OFF) dB | |
|---|---|---|
| 单端 | 118 | 111 |
| 差分 | 122 | 112 |