ZHCACT5 june   2023 AFE11612-SEP , INA240-SEP , OPA4H199-SEP

 

  1.   1
  2.   摘要
  3.   商标
  4. LDMOS 和 GaN 功率放大器 FET PA 基础知识
  5. VGS 补偿
  6. 时序控制
  7. 集成 PA 偏置解决方案
  8. 负 GaN 偏置
  9. VDRAIN 开关电路
  10. 受控栅极时序控制电路
  11. VDRAIN 监控
  12. IDQ 监控
  13. 10外部负电源监控
  14. 11PA 温度监控
  15. 12总结
  16. 13参考文献

受控栅极时序控制电路

在启动、关断和警报条件下控制 PA 以确保 PA 在这些事件发生期间不会损坏,这一点非常重要。受控栅极时序控制电路使用开漏信号来控制 PA。开漏配置允许通过多个数字和模拟信号相互之间进行“与”运算来控制 PA_ON 信号,非常适合这种情况。在启动、关断和警报事件期间,PA_ON 置为低电平,同时允许主机进程禁用漏极。这是通过有效地创建关键信号的三输入逻辑与门来实现的:VREF、主机 PA_EN 和 ALARM

GUID-20230608-SS0I-D8HV-8CGW-00XRLH7RQJ0B-low.svg图 7-1 PA_ON 电路
GUID-20230608-SS0I-LK3R-82LN-MF3J0227HWGM-low.svg图 7-2 PA_ON 数字逻辑表示

VREF 用作 PA_ON 的电压电源,可确保在启动时,PA 不会对其施加漏极电压,因为在 AFE11612-SEP 启动后,VREF 必须由主机控制器启用。同样,在 AFE1112-SEP 关闭后,由于 VREF 关断,PA 也不会对其施加漏极电压。来自 AFE11612-SEP 的 ALARM 信号为开漏信号,允许电路在 AFE11612-SEP 检测到任何警报时,强制 PA_ON 为 0V。最后,主机微控制器可选择关闭 PA_ON。以下真值表显示了所有数字输出如何与 PA_ON 相互作用。

表 7-1 PA_ON 真值表
VREF PA_EN ALARM PA_ON

0V

X

X

0V

2.5V

高阻态

高阻态

2.5V

2.5V

L

高阻态

0V

2.5V

高阻态

L

0V

2.5V

L

L

0V

在启动和关断时,可通过将 PA_ON 上拉至 VREF,对其进行控制。AFE11612-SEP 内部 2.5V 基准电压在启动时未启用,因此初始 0V 输出可防止 PA 在启动时导通。主机先初始化器件,给 VREF 上电,然后使用主机的 PA_EN 数字输出控制 PA_ON。以下是 PA_ON 上电序列的示例:

  1. 初始化 AFE11612-SEP。这将打开 VREF。在启动时无警报的状态下,ALARM 引脚为高阻态。主机将 PA_EN 拉至低电平以使 PA 保持关闭状态。
  2. 接下来,打开漏极电源。主机将 PA_EN 设置为高阻态,将 PA_ON 设置为 2.5V 并打开 PA。
  3. 第三,显示警报条件。ALARM 变为 0V,关闭 PA_ON,从而关闭 PA 以对其进行保护。
  4. 第四,清除警报条件。ALARM 返回到高阻态,并且 PA_ON 打开。
  5. 最后,在器件断电之前,可以通过主机控制器安全地关闭 PA_ON,然后为 AFE11612-SEP 断电。
GUID-20230608-SS0I-7Z13-4NPW-STVPMJTNTNT8-low.svg图 7-3 PA_ON 电源序列控制