ZHCACO5E August   2024  – October 2025 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器特定 SDK
    3. 1.3 外设电路实现 — 处理器系列间的兼容性
    4. 1.4 选择所需的处理器 OPN(可订购器件型号)
      1. 1.4.1 处理器对安全引导和功能安全的支持
      2. 1.4.2 AM625SIP 处理器数据表注释
      3. 1.4.3 AM625 和 AM625SIP 定制电路板设计兼容性
    5. 1.5 技术文档
      1. 1.5.1 更新了 SK 原理图(添加了设计、审阅和 CAD 注解)
      2. 1.5.2 TI.com 上的配套资料和处理器产品页面
      3. 1.5.3 原理图设计指南和原理图审阅检查清单 — 特定处理器系列用户指南
      4. 1.5.4 硬件设计注意事项用户指南的更新
      5. 1.5.5 用于支持定制电路板设计的处理器和外设相关常见问题解答
    6. 1.6 定制电路板设计文档
    7. 1.7 定制电路板设计期间的处理器和处理器外设设计相关问题
  5. 2 定制电路板设计方框图
    1. 2.1 开发定制电路板设计方框图
    2. 2.2 配置引导模式
    3. 2.3 配置处理器引脚功能(PinMux 配置)
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 处理器电源轨(工作电压)
      1. 3.2.1 支持的低功耗模式
        1. 3.2.1.1 部分 IO 支持 CAN/GPIO/UART 唤醒
      2. 3.2.2 内核电源
      3. 3.2.3 外设电源
      4. 3.2.4 DDR PHY 和 SDRAM 电源
        1. 3.2.4.1 AM625/AM623/AM620-Q1/AM625-Q1
        2. 3.2.4.2 AM625SIP
      5. 3.2.5 IO 组(处理器)电源的双电压 IO 电源
      6. 3.2.6 动态电压切换双电压电源
      7. 3.2.7 VPP(eFuse ROM 编程)电源
      8. 3.2.8 IO 组(处理器)IO 电源的内部 LDO
    3. 3.3 电源滤波
    4. 3.4 电源去耦和大容量电容
      1. 3.4.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 3.4.2 AM625SIP
      3. 3.4.3 PDN 目标阻抗说明
    5. 3.5 电源时序
    6. 3.6 电源诊断(使用处理器支持的外部输入电压监控器)
    7. 3.7 电源诊断(使用外部监控电路(器件)进行监控)
    8. 3.8 定制电路板电流要求估算和电源尺寸确定
  7. 4 处理器时钟(输入和输出)
    1. 4.1 处理器时钟(外部晶体或外部振荡器)
      1. 4.1.1 未使用时的 WKUP_LFOSC0 连接
      2. 4.1.2 MCU_OSC0 和 WKUP_LFOSC0 晶体选型
      3. 4.1.3 LVCMOS 兼容数字时钟输入源
    2. 4.2 处理器时钟输出
      1. 4.2.1 观察时钟输出
    3. 4.3 时钟树工具
  8. 5 JTAG(联合测试行动组)
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
        1. 5.1.1.1 BSDL 文件
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接建议
      4. 5.1.4 调试引导模式和边界扫描合规性
  9. 6 配置(处理器)和初始化(处理器和器件)
    1. 6.1 处理器复位
    2. 6.2 处理器引导模式配置输入的锁存
    3. 6.3 附加器件的复位
    4. 6.4 看门狗计时器
  10. 7 处理器 — 外设连接
    1. 7.1  支持的处理器内核和 MCU 内核
    2. 7.2  跨域选择外设
    3. 7.3  存储器控制器 (DDRSS)
      1. 7.3.1 AM625/AM623/AM620-Q1/AM625-Q1
        1. 7.3.1.1 处理器 DDR 子系统和器件寄存器配置
        2. 7.3.1.2 DDRSS 的校准电阻器连接
        3. 7.3.1.3 DDRSS 信号引脚(封装)延迟信息
        4. 7.3.1.4 附加存储器器件 ZQ 和 Reset_N(存储器器件复位)连接
      2. 7.3.2 AM625SIP
        1. 7.3.2.1 AMK 封装上重新分配的 DDRSS 引脚
        2. 7.3.2.2 DDRSS 和存储器器件校准电阻器连接
        3. 7.3.2.3 LPDDR4(内部)存储器的校准电阻器连接
    4. 7.4  媒体和数据存储接口(MMC0、MMC1、MMC2、OSPI0/QSPI0 和 GPMC0)
    5. 7.5  以太网接口
      1. 7.5.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
    6. 7.6  可编程实时单元子系统 (PRUSS)
    7. 7.7  通用串行总线 (USB) 子系统
    8. 7.8  通用连接外设
      1. 7.8.1 内部集成电路 (I2C) 接口
    9. 7.9  显示子系统 (DSS)
      1. 7.9.1 AM625/AM623/AM625-Q1/AM625SIP
      2. 7.9.2 AM620-Q1
    10. 7.10 CSI-Rx(摄像头串行接口)
    11. 7.11 实时时钟 (RTC) 模块
    12. 7.12 不使用时处理器电源引脚、IO 和外设的连接
      1. 7.12.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 7.12.2 AM625SIP
      3. 7.12.3 外部中断 (EXTINTn)
      4. 7.12.4 RSVD 预留引脚(信号)
    13. 7.13 SK 特定电路实现(重复使用)
  11. 8 处理器 IO(LVCMOS 或 SDIO 或开漏、失效防护型 IO 缓冲器)的接口连接及仿真
    1. 8.1 IBIS 模型
    2. 8.2 IBIS-AMI 模型
  12. 9 处理器电流消耗和散热分析
    1. 9.1 功耗估算
    2. 9.2 不同电源轨的最大电流额定值
    3. 9.3 支持的电源模式
    4. 9.4 热设计指南
      1. 9.4.1 热量模型
      2. 9.4.2 电压热管理模块 (VTM)
  13. 10原理图:采集、录入和审阅
    1. 10.1 定制电路板设计无源元件和值选择
    2. 10.2 自定义电路板设计电子计算机辅助设计 (ECAD) 工具注意事项
    3. 10.3 定制电路板设计原理图捕获
    4. 10.4 定制电路板设计原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
    2. 11.2 DDR 设计和布局指南
      1. 11.2.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 11.2.2 AM625SIP
    3. 11.3 高速差分信号布线指南
    4. 11.4 处理器特定 SK 板布局
    5. 11.5 定制电路板层数和多层堆叠
      1. 11.5.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 11.5.2 AM625SIP
      3. 11.5.3 仿真建议
    6. 11.6 DDR-MARGIN-FW
    7. 11.7 运行电路板仿真时应遵循的步骤参考
    8. 11.8 适用于处理器的软件开发培训 (Academy)
  15. 12定制电路板组装和测试
    1. 12.1 定制电路板启动提示和调试指南
  16. 13处理器(器件)处理和组装
    1. 13.1 处理器(器件)焊接建议
      1. 13.1.1 其他参考内容
  17. 14参考文献
    1. 14.1 AM625SIP
    2. 14.2 AM625/AM623
    3. 14.3 AM620-Q1/AM625-Q1
    4. 14.4 AM625/AM623/AM620-Q1/AM625-Q1
    5. 14.5 所有 AM62x 系列处理器通用
  18. 15术语
  19. 16修订历史记录

通用连接外设

该处理器系列支持多个通用连接外设和实例。该处理器系列支持以下外设:

以下外设(UART、MCAN、MCSPI、MCASP、I2C)实现了 IOSET。确保在定制电路板设计中使用正确的 IOSET。时序闭合基于 IOSET。

多通道串行外设接口 (MCSPI):

该处理器系列支持 5(五)个(3 个主域、2 个 MCU 域)MCSPI 实例。MCSPI 模块是多通道发送/接收同步串行总线,可以在控制器模式或外设模式下运行。在控制器模式下,处理器 SPI 接口向附加器件提供时钟信号。在外设模式下,附加器件需要为处理器提供 SPI 时钟源。

建议为 MCSPI 时钟输出信号使用串联一个 22Ω 电阻器(作为起点)。建议将该电阻放置在靠近处理器时钟输出引脚的位置(用于重定时)。建议在所连接器件时钟输入引脚附近使用下拉电阻器 (10kΩ)。

对于靠近所连接器件的芯片选择 (CS) 引脚,建议使用上拉电阻器 (10kΩ)。

MCSPI 外设不支持引导。OSPI0 接口支持 SPI 引导。

对于 MCSPI 接口,SPIx_D0 和 SPIx_D1 为数据线路。数据线支持将信号编程为发送数据(发送、输出)或接收数据(接收、输入)。

复位期间和复位后,处理器 IO 缓冲器关闭。建议为任何可能悬空的处理器 IO(MCSPI 接口信号)使用并联拉电阻(以防止所连接的器件输入在主机驱动之前悬空)。

建议将 SPI 接口连接到 1(单)个存储器器件。连接到多个存储器件时,建议遵循高速设计实践并执行仿真,以确保当单个时钟源连接到多个连接 SPI 的器件时,布局不会产生非单调时钟转换。

请参阅以下常见问题解答:

[常见问题解答] SK-AM64B:MCSPI 集成指南

[常见问题解答] AM6412:AM64x SPI D0 和 D1 - MISO/MOSI

这是通用常见问题解答,也可用于 AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP 处理器系列。

内部集成电路 (I2C):

请参阅以下内容节 7.8.1。

通用异步接收器/发送器 (UART):

该处理器系列支持 9(九)个(7 个主域、1 个 MCU 域、1 个 WKUP 域)UART 接口实例。支持的 UART 功能包括数据传输 (TXD、RXD)、调制解调器控制功能 (CTS、RTS) 和扩展调制解调器控制信号(DCD、RI、DTR、DSR — 由主域 UART1 支持)。

有关每个 UART 实例支持的功能,请参阅器件特定数据表的信号说明 一节。

有关支持的数据速率(可编程波特率),请参阅器件特定数据表的时序和开关特性 部分。

当外部 UART 接口信号直接连接到处理器 UART 接口信号时,验证 IO 电平兼容性和失效防护运行。建议为外部 ESD 保护提供配置。

建议为早期电路板构建配置 UART 引导 (UART0),以便进行电路板启动和调试。

复位期间和复位后,处理器 IO 缓冲器关闭。建议为任何可能悬空的处理器 IO(UART 接口信号)使用并联拉电阻(以防止所连接的器件输入在主机驱动之前悬空)。

通用输入/输出 (GPIO):

该处理器系列支持 GPIO 模块的 GPIO0、GPIO1 和 MCU_GPIO1 实例。处理器 GPIO 包括 LVCMOS 和 SDIO 缓冲器类型,是推挽式输出。一些特定的 IO 支持开漏输出型 IO 缓冲器接口。当配置为 I(输入)时,LVCMOS IO 具有输入压摆要求,而 O(输出)具有电容器负载建议。建议通过连接的负载电容器进行仿真,以确保输出符合器件特定数据表电气特性的 ROC 范围内。

复位期间和复位后,处理器 IO 缓冲器关闭。建议为任何有布线连接到处理器焊盘的处理器 IO 使用并联拉电阻(以防止所连接的器件输入在主机驱动之前悬空)。

有关更多信息,请参阅以下常见问题解答:

[常见问题解答] AM625/AM623/AM620-Q1/AM62A/AM62P/AM62D-Q1/AM62L/AM64x/AM243x 设计建议/定制电路板硬件设计 — 与 GPIO 相关的疑问

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM62Ax/AM62D-Q1/AM62Px/AM64x/AM243x 定制电路板硬件设计的设计建议/常见错误 — LVCMOS 输入磁滞相关的疑问

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM64x/ AM243x (ALV)/AM62Ax/AM62D-Q1/AM62Px 设计建议/定制电路板硬件设计 — PADCONFIG 位和 PADCONFIG 寄存器默认值汇总信息

注:

PADCONFIG 寄存器位配置 — ST_EN:如果 PADCONFIG 寄存器被软件修改,建议保持 ST_EN 位使能。器件特定数据表的每个电气特性表中定义的最小输入转换率参数与长期可靠性相关联。这些参数不受 ST_EN 位的影响。通过滤除不超过磁滞的噪声脉冲,输入缓冲器中实现的施密特触发功能只会更改输入缓冲器的输出结果。当系统向其输入施加慢于器件特定数据表中定义的转换率时,施密特触发功能不会改变输入缓冲器的工作方式。

音频外设 - 多通道音频串行端口 (MCASP):

该处理器系列支持 3(三)个(3 个主域)音频外设实例 - 多通道音频串行端口 (MCASP)。3 个 MCASP 支持多达 4/6/16 个串行数据引脚(串行器)并具有独立的 TX 和 RX 时钟。MCASP 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式。建议为 MCASP 时钟输出使用 22Ω 串联电阻器(作为起点)。建议将该电阻放置在靠近处理器时钟输出引脚的位置(用于重定时)。建议在附加器件时钟输入引脚附近使用下拉电阻。

复位期间和复位后,处理器 IO 缓冲器关闭。建议为任何可能悬空的处理器 IO(MCASP 接口信号)使用并联拉电阻(以防止所连接的器件输入在主机驱动之前悬空)。

有关更多信息,请参阅以下常见问题解答:

[常见问题解答] AM625/AM623/AM620-Q1/AM62A/AM62P/AM62D-Q1/AM62L 设计建议/定制电路板硬件设计 – 与 MCASP 相关的疑问

工业和控制接口:

该处理器系列支持多种工业和控制接口实例(请参阅器件特定数据表的器件比较 表)。

  1. 模块化控制器局域网 (MCAN),具有完整 CAN-FD 支持
  2. 增强型脉宽调制器 (EPWM)
  3. 增强型正交编码器脉冲 (EQEP)
  4. 增强型捕获 (ECAP)

模块化控制器局域网 (MCAN),具有完整 CAN-FD 支持:

该处理器系列支持 3(三)个(1 个 MAIN 域、2 个 MCU 域)具有完整 CAN-FD 支持的模块化控制器区域网 (MCAN) 实例。

MCAN 模块支持传统 CAN 和 CAN FD(具有灵活数据速率的 CAN)规范。

复位期间和复位后,处理器 IO 缓冲器关闭。建议为任何可能悬空的处理器 IO(MCAN 接口信号)使用并联拉电阻(以防止所连接的器件输入在主机驱动之前悬空)。

可以使用 SysConfig-PinMux 工具配置所需的接口。

有关支持的外设的更多信息,请参阅器件特定 TRM 的外设章节。