ZHCACO5E August   2024  – October 2025 AM620-Q1 , AM623 , AM625 , AM625-Q1 , AM625SIP

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 开始定制电路板设计之前的准备工作
    2. 1.2 处理器特定 SDK
    3. 1.3 外设电路实现 — 处理器系列间的兼容性
    4. 1.4 选择所需的处理器 OPN（可订购器件型号）
      1. 1.4.1 处理器对安全引导和功能安全的支持
      2. 1.4.2 AM625SIP 处理器数据表注释
      3. 1.4.3 AM625 和 AM625SIP 定制电路板设计兼容性
    5. 1.5 技术文档
      1. 1.5.1 更新了 SK 原理图（添加了设计、审阅和 CAD 注解）
      2. 1.5.2 TI.com 上的配套资料和处理器产品页面
      3. 1.5.3 原理图设计指南和原理图审阅检查清单 — 特定处理器系列用户指南
      4. 1.5.4 硬件设计注意事项用户指南的更新
      5. 1.5.5 用于支持定制电路板设计的处理器和外设相关常见问题解答
    6. 1.6 定制电路板设计文档
    7. 1.7 定制电路板设计期间的处理器和处理器外设设计相关问题
  5. 2 定制电路板设计方框图
    1. 2.1 开发定制电路板设计方框图
    2. 2.2 配置引导模式
    3. 2.3 配置处理器引脚功能（PinMux 配置）
  6. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 处理器电源轨（工作电压）
      1. 3.2.1 支持的低功耗模式
        1. 3.2.1.1 部分 IO 支持 CAN/GPIO/UART 唤醒
      2. 3.2.2 内核电源
      3. 3.2.3 外设电源
      4. 3.2.4 DDR PHY 和 SDRAM 电源
        1. 3.2.4.1 AM625/AM623/AM620-Q1/AM625-Q1
        2. 3.2.4.2 AM625SIP
      5. 3.2.5 IO 组（处理器）电源的双电压 IO 电源
      6. 3.2.6 动态电压切换双电压电源
      7. 3.2.7 VPP（eFuse ROM 编程）电源
      8. 3.2.8 IO 组（处理器）IO 电源的内部 LDO
    3. 3.3 电源滤波
    4. 3.4 电源去耦和大容量电容
      1. 3.4.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 3.4.2 AM625SIP
      3. 3.4.3 PDN 目标阻抗说明
    5. 3.5 电源时序
    6. 3.6 电源诊断（使用处理器支持的外部输入电压监控器）
    7. 3.7 电源诊断（使用外部监控电路（器件）进行监控）
    8. 3.8 定制电路板电流要求估算和电源尺寸确定
  7. 4 处理器时钟（输入和输出）
    1. 4.1 处理器时钟（外部晶体或外部振荡器）
      1. 4.1.1 未使用时的 WKUP_LFOSC0 连接
      2. 4.1.2 MCU_OSC0 和 WKUP_LFOSC0 晶体选型
      3. 4.1.3 LVCMOS 兼容数字时钟输入源
    2. 4.2 处理器时钟输出
      1. 4.2.1 观察时钟输出
    3. 4.3 时钟树工具
  8. 5 JTAG（联合测试行动组）
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
        1. 5.1.1.1 BSDL 文件
      2. 5.1.2 JTAG/仿真的实现
      3. 5.1.3 JTAG 接口信号的连接建议
      4. 5.1.4 调试引导模式和边界扫描合规性
  9. 6 配置（处理器）和初始化（处理器和器件）
    1. 6.1 处理器复位
    2. 6.2 处理器引导模式配置输入的锁存
    3. 6.3 附加器件的复位
    4. 6.4 看门狗计时器
  10. 7 处理器 — 外设连接
    1. 7.1  支持的处理器内核和 MCU 内核
    2. 7.2  跨域选择外设
    3. 7.3  存储器控制器 (DDRSS)
      1. 7.3.1 AM625/AM623/AM620-Q1/AM625-Q1
        1. 7.3.1.1 处理器 DDR 子系统和器件寄存器配置
        2. 7.3.1.2 DDRSS 的校准电阻器连接
        3. 7.3.1.3 DDRSS 信号引脚（封装）延迟信息
        4. 7.3.1.4 附加存储器器件 ZQ 和 Reset_N（存储器器件复位）连接
      2. 7.3.2 AM625SIP
        1. 7.3.2.1 AMK 封装上重新分配的 DDRSS 引脚
        2. 7.3.2.2 DDRSS 和存储器器件校准电阻器连接
        3. 7.3.2.3 LPDDR4（内部）存储器的校准电阻器连接
    4. 7.4  媒体和数据存储接口（MMC0、MMC1、MMC2、OSPI0/QSPI0 和 GPMC0）
    5. 7.5  以太网接口
      1. 7.5.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
    6. 7.6  可编程实时单元子系统 (PRUSS)
    7. 7.7  通用串行总线 (USB) 子系统
    8. 7.8  通用连接外设
      1. 7.8.1 内部集成电路 (I2C) 接口
    9. 7.9  显示子系统 (DSS)
      1. 7.9.1 AM625/AM623/AM625-Q1/AM625SIP
      2. 7.9.2 AM620-Q1
    10. 7.10 CSI-Rx（摄像头串行接口）
    11. 7.11 实时时钟 (RTC) 模块
    12. 7.12 不使用时处理器电源引脚、IO 和外设的连接
      1. 7.12.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 7.12.2 AM625SIP
      3. 7.12.3 外部中断 (EXTINTn)
      4. 7.12.4 RSVD 预留引脚（信号）
    13. 7.13 SK 特定电路实现（重复使用）
  11. 8 处理器 IO（LVCMOS 或 SDIO 或开漏、失效防护型 IO 缓冲器）的接口连接及仿真
    1. 8.1 IBIS 模型
    2. 8.2 IBIS-AMI 模型
  12. 9 处理器电流消耗和散热分析
    1. 9.1 功耗估算
    2. 9.2 不同电源轨的最大电流额定值
    3. 9.3 支持的电源模式
    4. 9.4 热设计指南
      1. 9.4.1 热量模型
      2. 9.4.2 电压热管理模块 (VTM)
  13. 10原理图：采集、录入和审阅
    1. 10.1 定制电路板设计无源元件和值选择
    2. 10.2 自定义电路板设计电子计算机辅助设计 (ECAD) 工具注意事项
    3. 10.3 定制电路板设计原理图捕获
    4. 10.4 定制电路板设计原理图审阅
  14. 11布局规划、布局、布线指南、电路板层和仿真
    1. 11.1 PCB 设计迂回布线
    2. 11.2 DDR 设计和布局指南
      1. 11.2.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 11.2.2 AM625SIP
    3. 11.3 高速差分信号布线指南
    4. 11.4 处理器特定 SK 板布局
    5. 11.5 定制电路板层数和多层堆叠
      1. 11.5.1 AM625/AM623/AM620-Q1/AM625-Q1
      2. 11.5.2 AM625SIP
      3. 11.5.3 仿真建议
    6. 11.6 DDR-MARGIN-FW
    7. 11.7 运行电路板仿真时应遵循的步骤参考
    8. 11.8 适用于处理器的软件开发培训 (Academy)
  15. 12定制电路板组装和测试
    1. 12.1 定制电路板启动提示和调试指南
  16. 13处理器（器件）处理和组装
    1. 13.1 处理器（器件）焊接建议
      1. 13.1.1 其他参考内容
  17. 14参考文献
    1. 14.1 AM625SIP
    2. 14.2 AM625/AM623
    3. 14.3 AM620-Q1/AM625-Q1
    4. 14.4 AM625/AM623/AM620-Q1/AM625-Q1
    5. 14.5 所有 AM62x 系列处理器通用
  18. 15术语
  19. 16修订历史记录

2.2 配置引导模式

建议说明配置的引导模式和方框图中提供的引导模式配置，包括主引导和备用引导。

有关支持的引导模式配置，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM64x/AM243x/AM62Ax/AM62Px/AM62D-Q1/AM62L — 支持的引导模式配置

该处理器系列支持多个支持引导模式的外设接口。有关可用的引导模式配置和支持的外设，请参阅器件特定 TRM。该处理器系列支持主引导模式和可选备用引导模式配置。如果主引导（源）模式失败，则 ROM 将切换到备份引导模式。

要在引导期间（由 ROM 代码）使用的引导模式配置由直接连接到处理器引导模式输入（或通过外部缓冲器）的引导模式配置（上拉或下拉）电阻器设置。当处理器脱离冷复位状态时，BOOTMODE [15:0] 引脚配置（电平）被锁存到器件状态寄存器 CTRLMMR_MAIN_DEVSTAT[15:0]中，在 MCU_PORz 输入取消置位后进行采样（PORz_OUT 输出的上升沿（MCU_PORz 输入的缓冲输出））。在释放（取消置位）MCU_PORz 输入 之前，建议引导模式配置输入保持稳定。

可使用分立式（并联拉电阻）电阻器配置处理器引导模式，以实现以下引导配置(功能)：

PLL 配置（配置）：BOOTMODE [02:00] — PLL 配置引脚用于向 ROM 代码指示系统时钟（PLL 参考时钟选择）频率 (MCU_OSC0_XI/XO)，以进行 PLL 配置

注：

有关支持的晶体频率，请参阅处理器特定数据表。配置引导模式以匹配支持的晶体或时钟频率。错误的时钟频率配置会影响处理器性能，包括电路板的复位。

主引导模式：BOOTMODE [06:03] – 引导模式引脚用于配置所需的主引导模式，即要从中引导的外设/存储器

主引导模式配置：BOOTMODE [09:07] — 此引导模式配置引脚支持可选配置，并与主引导模式选择引脚配合使用

备用引导模式：BOOTMODE [12:10] – 这些引导模式引脚用于配置所需的备用引导模式，即主引导出现故障时要从中引导的外设/存储器

备用引导模式配置：BOOTMODE [13] — 此引导模式引脚提供额外的配置选项（可选 — 取决于所选的备用引导模式引脚）

保留：BOOTMODE [15:14] — 保留的引脚（建议不要将保留引脚保持为未连接状态）

注： 不建议或不允许将 BOOTMODE [15:00] 引脚保持在未连接状态。

配置引导模式时的主要注意事项：

  • 建议在定制电路板开发期间始终包含配置引导模式的设选项，例如 USB 引导 (USB0、DFU)、UART 引导 (UART0) 或无引导/器件引导模式（使用 JTAG）
  • 引导模式引脚支持可在锁存引导模式配置输入后配置的备用功能。该建议在定制电路板设计期间选择上拉或下拉电阻器时考虑实现的备用功能。如果引导模式输入由外部输入驱动以支持测试自动化或远程配置，则只要处理器复位（由 PORz_OUT 输出引脚指示）以允许处理器正确引导，就需要引导模式输入返回到所需的引导配置值（电平）。
  • 某些引导模式引脚功能被保留。标记为保留或未使用的引导模式引脚都不建议或不允许悬空（浮空）。建议使用外部电阻将输入拉高或拉低。有关连接被保留的引导模式引脚的信息，请参阅器件特定 TRM 初始化一章中的引导模式引脚映射部分。

有关所支持引导模式的信息，请参阅器件特定 TRM 的初始化一节和器件特定硅勘误表。

注：

定制电路板设计人员负责提供设置所需引导模式配置（使用上拉或下拉电阻，或可选地使用跳线/开关（在不受控制的 ESD 环境中设置时提供外部 ESD 保护））的配置。建议为所有具有配置功能的引导模式输入引脚提供上拉和下拉电阻器配置，以提高设计灵活性。不建议或不允许将多个引导模式引脚相互短接，使任何引导模式输入引脚处于未连接状态，或者将引导模式输入直接连接至电源或接地。

注：

建议通过 0Ω 串联电阻器将处理器引导模式输入引脚（配置为备用功能）连接到备用功能。在测试期间，可以使用串联电阻器隔离复用功能。

有关实现引导模式的信息，请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM64x/AM243x/AM62A/AM62P/AM62D-Q1/AM62L — 使用隔离缓冲器的引导模式实现

[常见问题解答] AM625/AM623/AM620-Q1/AM64x/AM243x/AM62A/AM62P/AM62D-Q1/AM62L — 无隔离缓冲器的引导模式实现