ZHCACD6B February   2023  – December 2024 AM62A1-Q1 , AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1 , AM62D-Q1 , AM62P , AM62P-Q1

 

  1.   1
  2.    AM62Ax、AM62Px、AM62Dx LPDDR4 电路板设计和布局布线指南
  3.   商标
  4. 1概述
    1. 1.1 支持的电路板设计
    2. 1.2 通用电路板布局布线指南
    3. 1.3 PCB 堆叠
    4. 1.4 旁路电容器
      1. 1.4.1 大容量旁路电容器
      2. 1.4.2 高速旁路电容器
    5. 1.5 速度补偿
  5. 2LPDDR4 电路板设计和布局指南
    1. 2.1  LPDDR4 简介
    2. 2.2  受支持的 LPDDR4 器件的实现
    3. 2.3  LPDDR4 接口原理图
    4. 2.4  兼容的 JEDEC LPDDR4 器件
    5. 2.5  放置
    6. 2.6  LPDDR4 禁止区域
    7. 2.7  网类别
    8. 2.8  LPDDR4 信号端接
    9. 2.9  LPDDR4 VREF 布线
    10. 2.10 LPDDR4 VTT
    11. 2.11 CK 和 ADDR_CTRL 拓扑
    12. 2.12 数据组拓扑
    13. 2.13 CK0 和 ADDR_CTRL 布线规格
    14. 2.14 数据组布线规格
    15. 2.15 通道、字节和位交换
    16. 2.16 数据总线反转
  6. 3LPDDR4 电路板设计仿真
    1. 3.1 电路板模型提取
    2. 3.2 电路板模型验证
    3. 3.3 S 参数检查
    4. 3.4 时域反射法 (TDR) 分析
    5. 3.5 系统级仿真
      1. 3.5.1 仿真设置
      2. 3.5.2 仿真参数
      3. 3.5.3 仿真目标
        1. 3.5.3.1 眼图质量
        2. 3.5.3.2 延迟报告
        3. 3.5.3.3 模板报告
    6. 3.6 设计示例
      1. 3.6.1 堆叠
      2. 3.6.2 布线
      3. 3.6.3 模型验证
      4. 3.6.4 仿真结果
  7. 4其他信息：SOC 封装延迟
  8. 5总结
  9. 6参考资料
  10. 7修订历史记录

2.4 兼容的 JEDEC LPDDR4 器件

表 2-2 所示为与该接口兼容的 JEDEC LPDDR4 器件的参数。

表 2-2 兼容的 JEDEC LPDDR4 器件
编号参数最小值最大值单位
1数据速率(1)(2)4266MT/s
2通道位宽x16x16位
3通道12-
4列数12-
5裸片14-
6器件数11-
(1) 如需了解受支持的数据速率或速度等级，请参阅特定于器件的数据手册。
(2) 可以使用更快速度等级的 SDRAM，前提条件是对 SDRAM 进行正确配置，从而以支持的数据速率运行。具有更快速度等级的 SDRAM 具有更快的边沿速率，这会影响信号完整性。必须在目标板设计上验证具有更快速度等级的 SDRAM。