ZHCAAP6A June   2020  – July 2021 DS160PR410

 

  1.   商标
  2. 1引言
  3. 2器件概述
    1. 2.1 接收器均衡
    2. 2.2 转接驱动器线性度
  4. 3带有线性转接驱动器的 PCIe 链路
  5. 4转接驱动器调优
  6. 5性能矩阵
    1. 5.1 转接驱动器放置
  7. 6调优示例
  8. 7总结
  9. 8参考文献
  10. 9修订历史记录

调优示例

考虑图 6-1 中所示的系统。DS160PR410EVM-RSC 是一个转接卡式 TI 评估模块,具有八个 DS160PR410 器件并能够扩展 x16 PCIe 4.0 链路,位于服务器主板上的 CPU 和 PCIe 端点(网络接口卡,即 NIC)之间。插入了额外的“扩展器”卡(Intel PCIe 链路扩展卡,即 PLEC),以增加通道损耗并展示转接驱动器扩展链路覆盖范围的能力。

GUID-C966CE0E-F97F-4C94-9DC0-2C23517B8093-low.gif图 6-1 系统级测试设置示例

针对此示例的转接驱动器调优步骤概述如下:

  1. 了解配套 PCIe TX 和 RX 的功能:CPU 和网络接口卡 (NIC) 均具有 PCIe 4.0 I/O,并且已确认可在不使用转接驱动器的情况下补偿至少 -28dB 的通道损耗。
  2. 确定或评估通道损耗:
    • 下游前置通道和上游后置通道(CPU 和转接驱动器之间的通道):CPU 封装(约 5dB)、主板差分布线(约 10dB)、8dB 扩展卡 (8dB)、DS160PR410EVM-RSC 差分布线(约 0.5dB)、两个 CEM 连接器 (2 x 0.5dB),总计 24.5dB。
    • 下游后置通道和上游前置通道(转接驱动器和端点之间的通道):DS160PR410EVM-RSC 差分布线(约 0.5dB)、10dB 和 6dB 扩展卡 (16dB)、包括 SoC 封装的 NIC(约 2.5dB)和三个 CEM 连接器 (3 x 0.5dB),总计 20.5dB。
  3. 确定转接驱动器的最优 CTLE 设置:
    • 下游转接驱动器:下游前置通道损耗为 -24.5dB,并使用图 6-2 中所示的二维阵列,因此 CTLE 指数 15 可视为适用于大多数 PCIe TX 预设的最优设置。
    • 上游转接驱动器:上游前置通道损耗为 -20.5dB,并使用图 6-2 中所示的二维阵列,因此 CTLE 指数 15 也可视为适用于大多数 PCIe TX 预设的最优设置。
    GUID-D68A76E6-5818-4AEB-9FF7-4704B0D00F4D-low.gif图 6-2 下游和上游前置通道的可能的转接驱动器 CTLE 设置
  4. 验证下游转接驱动器的最优 CTLE 设置。扫描下游转接驱动器的 CTLE 设置,同时保持上游转接驱动器的 CTLE 指数 15 设置。下游转接驱动器设置从指数 15 的起始设置逐步降低。在每一步,链路训练都会重新开始,然后系统检查是否成功建立了 PCIe 4.0 x16 链路。对于此示例,确定指数 10 到指数 15 范围的 CTLE 设置成功产生了 PCIe 4.0 x16 链路。多种下游转接驱动器 CTLE 设置都能够成功完成链接,这表明端点 PCIe 接收器具有出色的性能。
  5. 验证上游转接驱动器的最优 CTLE 设置。扫描上游转接驱动器的 CTLE 设置,同时保持下游转接驱动器的最优 CTLE 指数 15 设置。上游转接驱动器设置从指数 15 的起始设置逐步升高和降低。在每一步,链路训练都会重新开始,然后系统检查是否成功建立了 PCIe 4.0 x16 链路。对于此示例,确定指数 13 到指数 15 范围的 CTLE 设置成功产生了 PCIe 4.0 x16 链路。