AFE7799 集成了四个基于 0-IF 架构的发送器链，其方框图如图 4-2 所示。发送器链的模拟部分包含两个 14 位、3.4Gsps IQ DAC，后跟一个可编程重建和 DAC 镜像抑制滤波器以及一个 IQ 调制器，用于驱动具有 39dB 增益控制范围的宽带射频放大器。发送器链的数字部分包含多个块，可内插和过滤从支持的输入速率到 DAC 时钟速率范围内的信号，并补偿模拟部分的一些损失（例如 LO 泄漏、IQ 失配、DSA 步进错误）。

两个 IQ DACscan 可配置为在两种不同的采样率模式下工作：48x (2949.12Msps) 和 54x (3317.76Msps)。

图 4-2 TX 链方框图

AFE7799 发送器链的数字部分如图 4-2 所示。TX 链的输入是来自 JESD 块的复合信号。第一级是 PA 保护块，可用于监控输入信号，检查输入功率何时出现可能损坏功率放大器的行为。

在 PA 保护块之后，是低 IF 内插级，后跟带 NCO 的低 IF 混频器。这些块可增加采样率，使输入信号频率偏移，从而实现低 IF 运行模式。如果不使用移频，可绕过这些块。

下一个块涉及基带处理功能，其中包括对模拟元件的增益控制和补偿。最后一个数字块是第二内插级，其中信号输出进入 I/Q DAC。

IQ 失配补偿块由启动和实时跟踪算法控制。它根据基带频率提供边带抑制，并通过补偿进行 LO 馈送。AFE7799 支持以下模式：更新 QMC 系数后，主机可通过 GPIO 引脚进行控制。通过 SPI 配置此模式时，估算器会持续计算校正参数，但只有将分配的引脚 (TXQMCEN) 设为高电平时，QMC 块系数才会更新为最新参数。相关详细信息，请参阅Topic Link Label8。