5 并联 FET 测试电路

当 FET 并联运行时，它们会在切换时发生振荡。通常在单个栅极路径中使用小电阻或铁氧体磁珠，以避免振荡。图 5-1 展示了具有多个 FET 的测试电路。本应用报告的测试电路中使用了 51Ω 电阻器，以将各个栅极与通用 Cgate 和 Dgate 信号相隔离。除非另有说明，否则本文档的图中通常使用 Cgate 和 Dgate，而不是单个栅极电压。如果使用单个 FET，51Ω 电阻器保持不变。根据需要填充 FET，BQ769x2 原理图的其余部分保持不变。本应用手册中使用的 CSD19536KCS FET 的典型 Ciss 为 9.25nF。根据 FET 数量对 R41 和 R44 进行了调整。并联 FET 测试电路中保留反向充电电路，Q29 是钳位 FET。

BQ769x2 具有内部驱动器电阻，因此对于较大的负载，可以使用本地关断电路。图 5-2 展示了一个电路，在该电路中使用 PNP 晶体管提供用于关断 FET 的本地电流环路。这允许通过晶体管和外部电阻以较小的电流环路关断。在充电 FET 关断期间，CHG 从 Q30 到 R44 消耗基极电流，而集电极电流则通过 R35 对充电 FET 栅极放电。类似地，DSG 通过 R40、R45、R41 和 D7 的组合为 Q31 消耗基极电流。集电极电流通过 R37 对 FET 栅极放电。仍然从电荷泵电容器通过 D4（用于 CHG）和 D5（用于 DSG）实现导通。当 D4 和 D5 两端的二极管压降成为一个问题时，可以使用肖特基型二极管，或者可以添加一个大值并联电阻器，以便在初始电流浪涌后使栅极达到全电压。