ZHCSCW8L March 2014 – May 2025 WL1807MOD , WL1837MOD
PRODUCTION DATA
图 7-6 和 图 7-7 显示了在建议工作条件下且采用默认输入和输出速率时的 SDIO 开关特性。
图 7-6 SDIO 默认输入时序
图 7-7 SDIO 默认输出时序表 7-1 列出了 SDIO 默认时序特性。
| (1) | 最小值 | 最大值 | 单位 | |
|---|---|---|---|---|
| fclock | 时钟频率,CLK(2) | 0.0 | 26.0 | MHz |
| 直流 | 低、高占空比(2) | 40.0% | 60.0% | |
| tTLH | 上升时间,CLK(2) | 10.0 | ns | |
| tTHL | 下降时间,CLK(2) | 10.0 | ns | |
| tISU | 设置时间,输入在 CLK ↑ 前有效(2) | 3.0 | ns | |
| tIH | 保持时间,输入在 CLK ↑ 后有效(2) | 2.0 | ns | |
| tODLY | 延迟时间,CLK ↓ 到输出有效(2) | 7.0 | 10.0 | ns |
| Cl | 输出中的容性负载(2) | 15.0 | pF | |