设计人员必须密切关注 PCB 布局，以实现 UCC53x0 的最佳性能。以下是一些主要的指导准则：
- 组件放置：
- 必须在 VCC1 和 GND1 引脚之间及 VCC2 和 VEE2 之间靠近器件的位置连接低 ESR 和低 ESL 电容器，以旁路噪声并在外部功率晶体管导通时支持高峰值电流。
- 为了避免连接到开关节点的 VEE2 引脚上产生较大的负瞬态，必须最大程度地减小顶部晶体管源极和底部晶体管源极之间的寄生电感。
- 接地注意事项：
- 将对晶体管栅极进行充电和放电的高峰值电流限制在最小的物理区域内，这一点至关重要。该限制可降低环路电感并最大程度地降低晶体管栅极端子上的噪声。栅极驱动器必须尽可能靠近晶体管放置。
- 高电压注意事项：
- 为确保初级侧和次级侧之间的隔离性能，请避免在驱动器器件下方放置任何 PCB 迹线或铜。建议使用 PCB 切口或凹槽，以防止污染影响隔离性能。
- 散热注意事项：
- 如果驱动电压较高、负载较重或开关频率较高，那么 UCC53x0 可能会耗散大量功率（更多详细信息，请参阅节 9.2.2.3）。适当的 PCB 布局有助于将器件产生的热量散发到 PCB，并最大限度地降低结到电路板的热阻抗 (θJB)。
- 建议增加连接到 VCC2 和 VEE2 引脚的 PCB 铜，优先最大程度地增加到 VEE2 的连接。不过，必须考虑前面提到的高电压 PCB。
- 如果系统有多个层，TI 还建议通过具有足够尺寸的通孔将 VCC2 和 VEE2 引脚连接到内部接地或电源平面。这些通孔必须靠近 IC 引脚，以更大限度地提高热导率。不过，请记住，不要重叠来自不同高电压平面的迹线或铜。