ZHCSN25A December   2020  – May 2022 UCC27289

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议的操作条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 开关特性
    7. 6.7 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 启用
      2. 7.3.2 启动和 UVLO
      3. 7.3.3 输入级
      4. 7.3.4 电平转换器
      5. 7.3.5 输出级
      6. 7.3.6 负电压瞬变
    4. 7.4 器件功能模式
  9. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 选择自举和 VDD 电容器
        2. 8.2.2.2 外部自举二极管和串联电阻
        3. 8.2.2.3 估算驱动器功率损耗
        4. 8.2.2.4 选择外部栅极电阻器
        5. 8.2.2.5 延迟和脉宽
        6. 8.2.2.6 VDD 和输入滤波器
        7. 8.2.2.7 瞬态保护
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.2 启动和 UVLO

高侧和低侧驱动器级均包含 UVLO 保护电路，该电路可监控电源电压 (VDD) 和自举电容器电压 (VHB–HS)。在电源电压足以导通外部 MOSFET 之前，UVLO 电路会抑制所有输出。在电源电压变化期间，内置 UVLO 迟滞可防止发生抖动。为器件的 VDD 引脚施加电源电压时，在 VDD 超过 UVLO 阈值（典型值为 7.0V）之前，两个输出都会保持低电平。无论 UVLO 条件如何，自举电容器 (VHB–HS) 仅禁用高侧输出 (HO)。

表 7-1 VDD UVLO 逻辑运行
条件 (VHB-HS > VHBR) HI LI HO LO
器件启动期间，VDD – VSS < VDDR H L L L
L H L L
H H L L
L L L L
器件启动之后，VDD – VSS < VDDR – VDDH H L L L
L H L L
H H L L
L L L L
表 7-2 HB UVLO 逻辑运行
条件 (VDD > VDDR)HILIHOLO
器件启动期间，VHB-HS < VHBRHLLL
LHLH
HHLH
LLLL
器件启动之后，VHB-HS < VHBR – VHBHHLLL
LHLH
HHLH
LLLL