ZHCSR36A December   2022  – October 2025 TPS748A

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 引脚配置和功能
  6. 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性:IOUT = 50mA
  7. 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 使能和关断
      2. 6.3.2 有源放电
      3. 6.3.3 电源正常状态输出 (PG)
      4. 6.3.4 内部电流限制
      5. 6.3.5 热关断保护 (TSD)
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 禁用
  8. 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 输入、输出和偏置电容器要求
      2. 7.1.2 压降电压
      3. 7.1.3 输出噪声
      4. 7.1.4 估算结温
      5. 7.1.5 软启动,时序控制和浪涌电流
      6. 7.1.6 电源正常操作
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 电路板布局
        2. 7.4.1.2 DSQ 封装 — 高 CTE 模塑化合物
      2. 7.4.2 布局示例
  9. 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

压降电压

TPS748A 提供极低的压降性能,使其非常适合高电流、低 VIN 和低 VOUT 应用。低压降允许使用器件代替 DC/DC 转换器,同时仍可实现很高的效率。方程式 4 可快速估算效率。

方程式 4. E f f i c i e n c y V O U T × I O U T V I N × I I N + I Q V O U T V I N a t   I O U T I Q

这种效率为设计人员提供了适用于应用场景的电源架构,有助于实现更小,更简单且成本更低的 。

对于此架构,压降电压有两种不同的规格。第一种规格(图 5-11 中所示)称为 VIN 压降,适用于施加外部偏置电压以实现低压降的场景。此规格假定 VBIAS 至少比 VOUT 高 2.8V。当 VBIAS 由具有 5% 容差且 VOUT = 1.5V 的 5.0V 电源轨供电时,这一假设成立。如果 VBIAS 高于 VOUT + 2.8V,VIN 压降会低于规定值。

注: 2.8V 是该器件的测试条件,可参考电气特性 表进行调整。

第二种规格(图 5-12 中所示)称为 VBIAS 压降,适用于将 IN 和 BIAS 引脚相连的应用场景。此选项允许器件用于辅助偏置电压不可用或不需要低压降的应用。在这些应用中压降受 BIAS 限制,因为 VBIAS 为导通晶体管提供栅极驱动,因此,VBIAS 必须比 VOUT 高 1.9V。由于这种用法,将 IN 与 BIAS 相连会成为一种效率极低的方案,会消耗大量功率。请注意,不要超过器件封装的额定功率。