ZHCSUK2R August   2003  – May 2025 TPS732

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 热性能信息
    6. 5.6 电气特性
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 输出噪声
      2. 6.3.2 内部电流限制
      3. 6.3.3 使能引脚和关断
      4. 6.3.4 压降电压
      5. 6.3.5 反向电流
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行，1.7V ≤ VIN≤ 5.5V 且 VEN ≥ 1.7V
  8. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输入和输出电容器要求
        2. 7.2.2.2 瞬态响应
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 散热注意事项
          1. 7.4.1.1.1 功率耗散
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 开发支持
        1. 8.1.1.1 评估模块
        2. 8.1.1.2 Spice 模型
      2. 8.1.2 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.5 热性能信息

热指标(1)(2) TPS732 传统器件(3) 单位
DRB (VSON) DCQ (SOT-223) DBV (SOT-23)
8 引脚 6 引脚 5 引脚
RθJA 结至环境热阻 58.3 53.1 205.9 °C/W
RθJC(top) 结至外壳（顶部）热阻 93.8 35.2 119 °C/W
RθJB 结至电路板热阻 72.8 7.8 35.4 °C/W
ψJT 结至顶部特征参数 2.7 2.9 12.7 °C/W
ψJB 结至电路板特征参数 25 7.7 34.5 °C/W
RθJC(bot) 结至外壳（底部）热阻 5 不适用 不适用 °C/W
(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标应用手册。
(2) 如需根据 PCB 覆铜区对该器件进行热量估算，请参阅 TI PCB 热量计算器。
(3) DRB、DCQ 和 DBV 封装的热数据是根据 JESD51 系列中指定的 JEDEC 标准方法进行热仿真得出的。仿真时使用了以下假设：
(a) i. DRB：外露焊盘通过 2x2 散热过孔阵列连接到 PCB 接地层。
ii.DCQ：外露焊盘通过 3x2 散热过孔阵列连接到 PCB 接地层。
iii.DBV：DBV 封装没有外露焊盘。
(b) i. DRB：假设顶部和底部铜层的导热率为铜的 20%，表示铜覆盖率为 20%。
ii.DCQ：每个顶部和底部铜层都有一个专用图案，可实现 20% 的铜覆盖。
iii.DBV：假设顶部和底部铜层的导热率为铜的 20%，表示铜覆盖率为 20%。
(c) 这些数据生成时只有一个器件位于 JEDEC 高 K (2s2p) 电路板的中心，覆铜区为 3 英寸 × 3 英寸。要了解覆铜区对热性能的影响，请参阅本数据表的“功率耗散”部分。