ZHCSC63P December   2013  – February 2024 TMS320F28374D , TMS320F28375D , TMS320F28376D , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28378D , TMS320F28379D , TMS320F28379D-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 信号说明
      1. 5.2.1 信号说明
    3. 5.3 带有内部上拉和下拉的引脚
    4. 5.4 引脚复用
      1. 5.4.1 GPIO 多路复用引脚
      2. 5.4.2 输入 X-BAR
      3. 5.4.3 输出 X-BAR 和 ePWM X-BAR
      4. 5.4.4 USB 引脚多路复用
      5. 5.4.5 高速 SPI 引脚多路复用
    5. 5.5 未使用引脚的连接
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 商用
    3. 6.3  ESD 等级 - 汽车
    4. 6.4  建议运行条件
    5. 6.5  功耗摘要
      1. 6.5.1 200MHz SYSCLK 下的器件电流消耗
      2. 6.5.2 电流消耗图
      3. 6.5.3 减少电流消耗
    6. 6.6  电气特性
    7. 6.7  热阻特征
      1. 6.7.1 ZWT 封装
      2. 6.7.2 PTP 封装
      3. 6.7.3 PZP 封装
    8. 6.8  散热设计注意事项
    9. 6.9  系统
      1. 6.9.1  电源时序
        1. 6.9.1.1 信号引脚要求
        2. 6.9.1.2 VDDIO、VDDA、VDD3VFL 和 VDDOSC 要求
        3. 6.9.1.3 VDD 要求
        4. 6.9.1.4 电源斜升速率
          1. 6.9.1.4.1 电源斜升速率
        5. 6.9.1.5 电源监控
      2. 6.9.2  复位时序
        1. 6.9.2.1 复位源
        2. 6.9.2.2 复位电气数据和时序
          1. 6.9.2.2.1 复位 (XRS) 时序要求
          2. 6.9.2.2.2 复位 (XRS) 开关特性
      3. 6.9.3  时钟规范
        1. 6.9.3.1 时钟源
        2. 6.9.3.2 时钟频率、要求和特征
          1. 6.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 6.9.3.2.1.1 输入时钟频率
            2. 6.9.3.2.1.2 使用外部时钟源（非晶体）时的 X1 输入电平特征
            3. 6.9.3.2.1.3 XTAL 振荡器特性
            4. 6.9.3.2.1.4 X1 时序要求
            5. 6.9.3.2.1.5 AUXCLKIN 时序要求
            6. 6.9.3.2.1.6 PLL 锁定时间
          2. 6.9.3.2.2 内部时钟频率
            1. 6.9.3.2.2.1 内部时钟频率
          3. 6.9.3.2.3 输出时钟频率和开关特征
            1. 6.9.3.2.3.1 输出时钟频率
            2. 6.9.3.2.3.2 XCLKOUT 开关特征（旁路或启用 PLL）
        3. 6.9.3.3 输入时钟和 PLL
        4. 6.9.3.4 XTAL 振荡器
          1. 6.9.3.4.1 引言
          2. 6.9.3.4.2 概述
            1. 6.9.3.4.2.1 电子振荡器
              1. 6.9.3.4.2.1.1 运行模式
                1. 6.9.3.4.2.1.1.1 晶体的工作模式
                2. 6.9.3.4.2.1.1.2 单端工作模式
              2. 6.9.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 6.9.3.4.2.2 石英晶体
          3. 6.9.3.4.3 正常运行
            1. 6.9.3.4.3.1 ESR – 有效串联电阻
            2. 6.9.3.4.3.2 Rneg - 负电阻
            3. 6.9.3.4.3.3 启动时间
            4. 6.9.3.4.3.4 DL – 驱动电平
          4. 6.9.3.4.4 如何选择晶体
          5. 6.9.3.4.5 测试
          6. 6.9.3.4.6 常见问题和调试提示
          7. 6.9.3.4.7 晶体振荡器规格
            1. 6.9.3.4.7.1 晶体振荡器电气特性
            2. 6.9.3.4.7.2 晶振等效串联电阻 (ESR) 要求
        5. 6.9.3.5 内部振荡器
          1. 6.9.3.5.1 内部振荡器电气特征
      4. 6.9.4  闪存参数
        1. 6.9.4.1 闪存参数
      5. 6.9.5  RAM 规格
      6. 6.9.6  ROM 规格
      7. 6.9.7  仿真/JTAG
        1. 6.9.7.1 JTAG 电气数据和时序
          1. 6.9.7.1.1 JTAG 时序要求
          2. 6.9.7.1.2 JTAG 开关特征
      8. 6.9.8  GPIO 电气数据和时序
        1. 6.9.8.1 GPIO - 输出时序
          1. 6.9.8.1.1 通用输出开关特征
        2. 6.9.8.2 GPIO - 输入时序
          1. 6.9.8.2.1 通用输入时序要求
        3. 6.9.8.3 输入信号的采样窗口宽度
      9. 6.9.9  中断
        1. 6.9.9.1 外部中断 (XINT) 电气数据和时序
          1. 6.9.9.1.1 外部中断时序要求
          2. 6.9.9.1.2 外部中断开关特征
      10. 6.9.10 低功率模式
        1. 6.9.10.1 时钟门控低功耗模式
        2. 6.9.10.2 电源门控低功耗模式
        3. 6.9.10.3 低功耗模式唤醒时序
          1. 6.9.10.3.1 空闲模式时序要求
          2. 6.9.10.3.2 空闲模式开关特性
          3. 6.9.10.3.3 待机模式时序要求
          4. 6.9.10.3.4 待机模式开关特征
          5. 6.9.10.3.5 停机模式时序要求
          6. 6.9.10.3.6 停机模式开关特征
          7. 6.9.10.3.7 休眠模式时序要求
          8. 6.9.10.3.8 休眠模式开关特征
      11. 6.9.11 外部存储器接口 (EMIF)
        1. 6.9.11.1 异步内存支持
        2. 6.9.11.2 同步 DRAM 支持
        3. 6.9.11.3 EMIF 电气数据和时序
          1. 6.9.11.3.1 异步 RAM
            1. 6.9.11.3.1.1 EMIF 异步内存时序要求
            2. 6.9.11.3.1.2 EMIF 异步存储器开关特性
          2. 6.9.11.3.2 同步 RAM
            1. 6.9.11.3.2.1 EMIF 同步存储器时序要求
            2. 6.9.11.3.2.2 EMIF 同步存储器开关特征
    10. 6.10 模拟外设
      1. 6.10.1 模数转换器 (ADC)
        1. 6.10.1.1 ADC 可配置性
          1. 6.10.1.1.1 信号模式
        2. 6.10.1.2 ADC 电气数据和时序
          1. 6.10.1.2.1 ADC 工作条件（16 位差分模式）
          2. 6.10.1.2.2 ADC 特征（16 位差分模式）
          3. 6.10.1.2.3 ADC 工作条件（12 位单端模式）
          4. 6.10.1.2.4 ADC 特征（12 位单端模式）
          5. 6.10.1.2.5 ADCEXTSOC 时序要求
          6. 6.10.1.2.6 ADC 输入模型
            1. 6.10.1.2.6.1 差分输入模型参数
            2. 6.10.1.2.6.2 单端输入模型参数
          7. 6.10.1.2.7 ADC 时序图
            1. 6.10.1.2.7.1 12 位模式下的 ADC 时序（SYSCLK 周期）
            2. 6.10.1.2.7.2 16 位模式下的 ADC 时序
        3. 6.10.1.3 温度传感器电气数据和时序
          1. 6.10.1.3.1 温度传感器电气特征
      2. 6.10.2 比较器子系统 (CMPSS)
        1. 6.10.2.1 CMPSS 电气数据和时序
          1. 6.10.2.1.1 比较器电气特性
          2. 6.10.2.1.2 CMPSS DAC 静态电气特性
      3. 6.10.3 缓冲数模转换器 (DAC)
        1. 6.10.3.1 缓冲 DAC 电气数据和时序
          1. 6.10.3.1.1 缓冲 DAC 电气特性
        2. 6.10.3.2 CMPSS DAC 动态误差
    11. 6.11 控制外设
      1. 6.11.1 增强型采集 (eCAP)
        1. 6.11.1.1 eCAP 电气数据和时序
          1. 6.11.1.1.1 eCAP 时序要求
          2. 6.11.1.1.2 eCAP 开关特征
      2. 6.11.2 增强型脉宽调制器 (ePWM)
        1. 6.11.2.1 控制外设同步
        2. 6.11.2.2 ePWM 电气数据和时序
          1. 6.11.2.2.1 ePWM 时序要求
          2. 6.11.2.2.2 ePWM 开关特征
          3. 6.11.2.2.3 跳变区输入时序
            1. 6.11.2.2.3.1 跳变区输入时序要求
        3. 6.11.2.3 外部 ADC 转换启动电气数据和时序
          1. 6.11.2.3.1 外部 ADC 转换启动开关特征
      3. 6.11.3 增强型正交编码器脉冲 (eQEP)
        1. 6.11.3.1 eQEP 电气数据和时序
          1. 6.11.3.1.1 eQEP 时序要求
          2. 6.11.3.1.2 eQEP 开关特征
      4. 6.11.4 高分辨率脉宽调制器 (HRPWM)
        1. 6.11.4.1 HRPWM 电气数据和时序
          1. 6.11.4.1.1 高分辨率 PWM 时序要求
          2. 6.11.4.1.2 高分辨率 PWM 特征
      5. 6.11.5 Σ-Δ 滤波器模块 (SDFM)
        1. 6.11.5.1 SDFM 电气数据和时序（使用 ASYNC）
          1. 6.11.5.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求
        2. 6.11.5.2 SDFM 电气数据和时序（使用 3 样片 GPIO 输入限定）：
          1. 6.11.5.2.1 使用 GPIO 输入限定（3 样本窗口）选项时的 SDFM 时序要求
    12. 6.12 通信外设
      1. 6.12.1 控制器局域网络 (CAN)
      2. 6.12.2 内部集成电路 (I2C)
        1. 6.12.2.1 I2C 电气数据和时序
          1. 6.12.2.1.1 I2C 时序要求
          2. 6.12.2.1.2 I2C 开关特征
          3. 6.12.2.1.3 I2C 时序图
      3. 6.12.3 多通道缓冲串行端口 (McBSP)
        1. 6.12.3.1 McBSP 电气数据和时序
          1. 6.12.3.1.1 McBSP 传输和接收时序
            1. 6.12.3.1.1.1 McBSP 时序要求
            2. 6.12.3.1.1.2 McBSP 开关特征
          2. 6.12.3.1.2 McBSP 作为 SPI 主器件或从器件时序
            1. 6.12.3.1.2.1 McBSP 作为 SPI 主器件的时序要求
            2. 6.12.3.1.2.2 McBSP 作为 SPI 主器件开关特征
            3. 6.12.3.1.2.3 McBSP 作为 SPI 从器件的时序要求
            4. 6.12.3.1.2.4 McBSP 作为 SPI 从器件开关特性
      4. 6.12.4 串行通信接口 (SCI)
      5. 6.12.5 串行外设接口 (SPI)
        1. 6.12.5.1 SPI 电气数据和时序
          1. 6.12.5.1.1 SPI 主模式时序
            1. 6.12.5.1.1.1 SPI 主模式时序要求
            2. 6.12.5.1.1.2 SPI 主模式开关特征（时钟相位 = 0）
            3. 6.12.5.1.1.3 SPI 主模式开关特征（时钟相位 = 1）
          2. 6.12.5.1.2 SPI 从模式时序
            1. 6.12.5.1.2.1 SPI 从模式时序要求
            2. 6.12.5.1.2.2 SPI 从模式开关特征
      6. 6.12.6 通用串行总线(USB)控制器
        1. 6.12.6.1 USB 电气数据和时序
          1. 6.12.6.1.1 USB 输入端口 DP 和 DM 时序要求
          2. 6.12.6.1.2 USB 输出端口 DP 和 DM 开关特征
      7. 6.12.7 通用并行端口 (uPP) 接口
        1. 6.12.7.1 uPP 电气数据和时序
          1. 6.12.7.1.1 uPP 时序要求
          2. 6.12.7.1.2 uPP 开关特征
  8. 7 详细说明
    1. 7.1  概述
    2. 7.2  功能方框图
    3. 7.3  存储器
      1. 7.3.1 C28x 存储器映射
      2. 7.3.2 闪存映射
      3. 7.3.3 EMIF 芯片选择存储器映射
      4. 7.3.4 外设寄存器内存映射
      5. 7.3.5 存储器类型
        1. 7.3.5.1 专用 RAM（Mx 和 Dx RAM）
        2. 7.3.5.2 本地共享 RAM (LSx RAM)
        3. 7.3.5.3 全局共享 RAM (GSx RAM)
        4. 7.3.5.4 CPU 消息 RAM (CPU MSGRAM)
        5. 7.3.5.5 CLA 消息 RAM (CLA MSGRAM)
    4. 7.4  识别
    5. 7.5  总线架构 - 外设连接
    6. 7.6  C28x 处理器
      1. 7.6.1 浮点单元
      2. 7.6.2 三角函数加速器
      3. 7.6.3 Viterbi、复杂数学和 CRC 单元 II (VCU-II)
    7. 7.7  控制律加速器
    8. 7.8  直接存储器访问
    9. 7.9  处理器间通信模块
    10. 7.10 引导 ROM 和外设引导
      1. 7.10.1 EMU 引导或仿真引导
      2. 7.10.2 等待引导模式
      3. 7.10.3 获取模式
      4. 7.10.4 引导加载器使用的外设引脚
    11. 7.11 双代码安全模块
    12. 7.12 计时器
    13. 7.13 带有看门狗计时器的非可屏蔽中断 (NMIWD)
    14. 7.14 看门狗
    15. 7.15 可配置逻辑块 (CLB)
    16. 7.16 功能安全
  9. 8 应用、实现和布局
    1. 8.1 应用和实施
    2. 8.2 器件主要特性
    3. 8.3 应用信息
      1. 8.3.1 典型应用
        1. 8.3.1.1 伺服驱动器控制模块
          1. 8.3.1.1.1 系统方框图
          2. 8.3.1.1.2 伺服驱动器控制模块资源
        2. 8.3.1.2 微型光伏逆变器
          1. 8.3.1.2.1 系统方框图
          2. 8.3.1.2.2 微型光伏逆变器资源
        3. 8.3.1.3 车载充电器 (OBC)
          1. 8.3.1.3.1 系统方框图
          2. 8.3.1.3.2 OBC 资源
        4. 8.3.1.4 电动汽车充电站电源模块
          1. 8.3.1.4.1 系统方框图
          2. 8.3.1.4.2 电动汽车充电站电源模块资源
        5. 8.3.1.5 高压牵引逆变器
          1. 8.3.1.5.1 系统方框图
          2. 8.3.1.5.2 高压牵引逆变器资源
  10. 9 器件和文档支持
    1. 9.1 器件和开发支持工具命名规则
    2. 9.2 标记
    3. 9.3 工具与软件
    4. 9.4 文档支持
    5. 9.5 支持资源
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PTP|176
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.2.1 信号说明

表 5-1 信号说明
终端I/O/Z(1)说明
名称多路复用器位置ZWT
焊球
编号		PTP
引脚
编号		PZP
引脚
编号
ADC、DAC 和比较器信号
VREFHIAV13719IADC-A 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置至少一个 1µF 电容器；对于 16 位模式，则放置至少一个 22µF 电容器。此电容器应放置在 VREFHIA 和 VREFLOA 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFHIBW55337IADC-B 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置至少一个 1µF 电容器；对于 16 位模式，则放置至少一个 22µF 电容器。此电容器应放置在 VREFHIB 和 VREFLOB 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFHICR135–IADC-C 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置至少一个 1µF 电容器；对于 16 位模式，则放置至少一个 22µF 电容器。此电容器应放置在 VREFHIC 和 VREFLOC 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFHIDV555–IADC-D 高基准电压。必须由外部电路将此电压驱动至该引脚。对于 12 位模式，在此引脚上放置至少一个 1µF 电容器；对于 16 位模式，则放置至少一个 22µF 电容器。此电容器应放置在 VREFHID 和 VREFLOD 引脚之间且尽可能靠近器件。
注意：请勿从外部加载此引脚。
VREFLOAR23317IADC-A 低基准电压。
在 PZP 封装上，引脚 17 双键连接至 VSSA 和 VREFLOA。在 PZP 封装上，引脚 17 必须连接到系统板上的 VSSA 。
VREFLOBV65034IADC-B 低基准电压
VREFLOCP232–IADC-C 低基准电压
VREFLODW651–IADC-D 低基准电压
ADCIN14T44426I到所有 ADC 的输入 14。此引脚可用作通用 ADCIN 引脚或可用于通过外部基准对 ADC 进行校准（无论是单端输入还是差分输入）。
CMPIN4PI比较器 4 正输入
ADCIN15U44527I到所有 ADC 的输入 15。此引脚可用作通用 ADCIN 引脚或可用于通过外部基准对 ADC 进行校准（无论是单端输入还是差分输入）。
CMPIN4NI比较器 4 负输入
ADCINA0U14325IADC-A 输入 0。在 ADC 输入或 DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。
DACOUTAODAC-A 输出
ADCINA1T14224IADC-A 输入 1。在 ADC 输入或 DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。
DACOUTBODAC-B 输出
ADCINA2U24123IADC-A 输入 2
CMPIN1PI比较器 1 正输入
ADCINA3T24022IADC-A 输入 3
CMPIN1NI比较器 1 负输入
ADCINA4U33921IADC-A 输入 4
CMPIN2PI比较器 2 正输入
ADCINA5T33820IADC-A 输入 5
CMPIN2NI比较器 2 负输入
ADCINB0V24628IADC-B 输入 0。在 ADC 输入或 DAC 基准模式中，此引脚上有一个连接至 VSSA 且无法禁用的 100pF 电容器。如果将此引脚用作片上 DAC 的基准，请在此引脚上放置至少一个 1µF 电容器。
VDACI片上 DAC 的可选外部基准电压。在 ADC 输入或 DAC 基准模式中，此引脚上有一个连接至 VSSA 且无法禁用的 100pF 电容器。如果将此引脚用作片上 DAC 的基准，请在此引脚上放置至少一个 1µF 电容器。
ADCINB1W24729IADC-B 输入 1。在 ADC 输入或 DAC 输出模式中，此引脚上有一个无法禁用的 50kΩ 内部下拉电阻器。
DACOUTCODAC-C 输出
ADCINB2V34830IADC-B 输入 2
CMPIN3PI比较器 3 正输入
ADCINB3W34931IADC-B 输入 3
CMPIN3NI比较器 3 负输入
ADCINB4V4–32IADC-B 输入 4
ADCINB5W4–33IADC-B 输入 5
ADCINC2R331–IADC-C 输入 2
CMPIN6PI比较器 6 正输入
ADCINC3P330–IADC-C 输入 3
CMPIN6NI比较器 6 负输入
ADCINC4R429–IADC-C 输入 4
CMPIN5PI比较器 5 正输入
ADCINC5P4––IADC-C 输入 5
CMPIN5NI比较器 5 负输入
ADCIND0T556–IADC-D 输入 0
CMPIN7PI比较器 7 正输入
ADCIND1U557–IADC-D 输入 1
CMPIN7NI比较器 7 负输入
ADCIND2T658–IADC-D 输入 2
CMPIN8PI比较器 8 正输入
ADCIND3U659–IADC-D 输入 3
CMPIN8NI比较器 8 负输入
ADCIND4T760–IADC-D 输入 4
ADCIND5U7––IADC-D 输入 5
GPIO 和外设信号
GPIO00、4、8、12C8160–I/O通用输入/输出 0
EPWM1A1O增强型 PWM1 输出 A（支持 HRPWM）
SDAA6I/ODI2C-A 数据开漏双向端口
GPIO10、4、8、12D8161–I/O通用输入/输出 1
EPWM1B1O增强型 PWM1 输出 B（支持 HRPWM）
MFSRB3I/OMcBSP-B 接收帧同步
SCLA6I/ODI2C-A 时钟开漏双向端口
GPIO20、4、8、12A716291I/O通用输入/输出 2
EPWM2A1O增强型 PWM2 输出 A（支持 HRPWM）
OUTPUTXBAR15O输出 XBAR 的输出 1
SDAB6I/ODI2C-B 数据开漏双向端口
GPIO30、4、8、12B716392I/O通用输入/输出 3
EPWM2B1O增强型 PWM2 输出 B（支持 HRPWM）
OUTPUTXBAR22O输出 XBAR 的输出 2
MCLKRB3I/OMcBSP-B 接收时钟
OUTPUTXBAR25O输出 XBAR 的输出 2
SCLB6I/ODI2C-B 时钟开漏双向端口
GPIO40、4、8、12C716493I/O通用输入/输出 4
EPWM3A1O增强型 PWM3 输出 A（支持 HRPWM）
OUTPUTXBAR35O输出 XBAR 的输出 3
CANTXA6OCAN-A 发送
GPIO50、4、8、12D7165–I/O通用输入/输出 5
EPWM3B1O增强型 PWM3 输出 B（支持 HRPWM）
MFSRA2I/OMcBSP-A 接收帧同步
OUTPUTXBAR33O输出 XBAR 的输出 3
CANRXA6ICAN-A 接收
GPIO60、4、8、12A6166–I/O通用输入/输出 6
EPWM4A1O增强型 PWM4 输出 A（支持 HRPWM）
OUTPUTXBAR42O输出 XBAR 的输出 4
EXTSYNCOUT3O外部 ePWM 同步脉冲输出
EQEP3A5I增强型 QEP3 输入 A
CANTXB6OCAN-B 发送
GPIO70、4、8、12B6167–I/O通用输入/输出 7
EPWM4B1O增强型 PWM4 输出 B（支持 HRPWM）
MCLKRA2I/OMcBSP-A 接收时钟
OUTPUTXBAR53O输出 XBAR 的输出 5
EQEP3B5I增强型 QEP3 输入 B
CANRXB6ICAN-B 接收
GPIO80、4、8、12G218–I/O通用输入/输出 8
EPWM5A1O增强型 PWM5 输出 A（支持 HRPWM）
CANTXB2OCAN-B 发送
ADCSOCAO3O外部 ADC 的 ADC 转换启动 A 输出
EQEP3S5I/O增强型 QEP3 选通
SCITXDA6OSCI-A 发送数据
GPIO90、4、8、12G319–I/O通用输入/输出 9
EPWM5B1O增强型 PWM5 输出 B（支持 HRPWM）
SCITXDB2OSCI-B 发送数据
OUTPUTXBAR63O输出 XBAR 的输出 6
EQEP3I5I/O增强型 QEP3 索引
SCIRXDA6ISCI-A 接收数据
GPIO100、4、8、12B21100I/O通用输入/输出 10
EPWM6A1O增强型 PWM6 输出 A（支持 HRPWM）
CANRXB2ICAN-B 接收
ADCSOCBO3O外部 ADC 的 ADC 转换启动 B 输出
EQEP1A5I增强型 QEP1 输入 A
SCITXDB6OSCI-B 发送数据
UPP-WAIT15I/O通用并行端口等待。接收器生效以请求暂停传输。
GPIO110、4、8、12C121I/O通用输入/输出 11
EPWM6B1O增强型 PWM6 输出 B（支持 HRPWM）
SCIRXDB2、6ISCI-B 接收数据
OUTPUTXBAR73O输出 XBAR 的输出 7
EQEP1B5I增强型 QEP1 输入 B
UPP-START15I/O通用并行端口开始。发送器在 DMA 线开始时生效。
GPIO120、4、8、12C243I/O通用输入/输出 12
EPWM7A1O增强型 PWM7 输出 A（支持 HRPWM）
CANTXB2OCAN-B 发送
MDXB3OMcBSP-B 发送串行数据
EQEP1S5I/O增强型 QEP1 选通
SCITXDC6OSCI-C 发送数据
UPP-ENA15I/O通用并行端口使能。发送器在数据总线处于运行状态时生效。
GPIO130、4、8、12D154I/O通用输入/输出 13
EPWM7B1O增强型 PWM7 输出 B（支持 HRPWM）
CANRXB2ICAN-B 接收
MDRB3IMcBSP-B 接收串行数据
EQEP1I5I/O增强型 QEP1 索引
SCIRXDC6ISCI-C 接收数据
UPP-D715I/O通用并行端口数据线 7
GPIO140、4、8、12D265I/O通用输入/输出 14
EPWM8A1O增强型 PWM8 输出 A（支持 HRPWM）
SCITXDB2OSCI-B 发送数据
MCLKXB3I/OMcBSP-B 发送时钟
OUTPUTXBAR36O输出 XBAR 的输出 3
UPP-D615I/O通用并行端口数据线 6
GPIO150、4、8、12D376I/O通用输入/输出 15
EPWM8B1O增强型 PWM8 输出 B（支持 HRPWM）
SCIRXDB2ISCI-B 接收数据
MFSXB3I/OMcBSP-B 发送帧同步
OUTPUTXBAR46O输出 XBAR 的输出 4
UPP-D515I/O通用并行端口数据线 5
GPIO160、4、8、12E187I/O通用输入/输出 16
SPISIMOA1I/OSPI-A 从器件输入，主器件输出
CANTXB2OCAN-B 发送
OUTPUTXBAR73O输出 XBAR 的输出 7
EPWM9A5O增强型 PWM9 输出 A
SD1_D17IΣ-Δ 1 通道 1 数据输入
UPP-D415I/O通用并行端口数据线 4
GPIO170、4、8、12E298I/O通用输入/输出 17
SPISOMIA1I/OSPI-A 从器件输出，主器件输入
CANRXB2ICAN-B 接收
OUTPUTXBAR83O输出 XBAR 的输出 8
EPWM9B5O增强型 PWM9 输出 B
SD1_C17IΣ-Δ 1 通道 1 时钟输入
UPP-D315I/O通用并行端口数据线 3
GPIO180、4、8、12E3109I/O通用输入/输出 18
SPICLKA1I/OSPI-A 时钟
SCITXDB2OSCI-B 发送数据
CANRXA3ICAN-A 接收
EPWM10A5O增强型 PWM10 输出 A
SD1_D27IΣ-Δ 1 通道 2 数据输入
UPP-D215I/O通用并行端口数据线 2
GPIO190、4、8、12E41211I/O通用输入/输出 19
SPISTEA1I/OSPI-A 从器件发送使能
SCIRXDB2ISCI-B 接收数据
CANTXA3OCAN-A 发送
EPWM10B5O增强型 PWM10 输出 B
SD1_C27IΣ-Δ 1 通道 2 时钟输入
UPP-D115I/O通用并行端口数据线 1
GPIO200、4、8、12F21312I/O通用输入/输出 20
EQEP1A1I增强型 QEP1 输入 A
MDXA2OMcBSP-A 发送串行数据
CANTXB3OCAN-B 发送
EPWM11A5O增强型 PWM11 输出 A
SD1_D37IΣ-Δ 1 通道 3 数据输入
UPP-D015I/O通用并行端口数据线 0
GPIO210、4、8、12F31413I/O通用输入/输出 21
EQEP1B1I增强型 QEP1 输入 B
MDRA2IMcBSP-A 接收串行数据
CANRXB3ICAN-B 接收
EPWM11B5O增强型 PWM11 输出 B
SD1_C37IΣ-Δ 1 通道 3 时钟输入
UPP-CLK15I/O通用并行端口发送时钟
GPIO220、4、8、12J422–I/O通用输入/输出 22
EQEP1S1I/O增强型 QEP1 选通
MCLKXA2I/OMcBSP-A 发送时钟
SCITXDB3OSCI-B 发送数据
EPWM12A5O增强型 PWM12 输出 A
SPICLKB6I/OSPI-B 时钟
SD1_D47IΣ-Δ 1 通道 4 数据输入
GPIO230、4、8、12K423–I/O通用输入/输出 23
EQEP1I1I/O增强型 QEP1 索引
MFSXA2I/OMcBSP-A 发送帧同步
SCIRXDB3ISCI-B 接收数据
EPWM12B5O增强型 PWM12 输出 B
SPISTEB6I/OSPI-B 从器件发送使能
SD1_C47IΣ-Δ 1 通道 4 时钟输入
GPIO240、4、8、12K324–I/O通用输入/输出 24
OUTPUTXBAR11O输出 XBAR 的输出 1
EQEP2A2I增强型 QEP2 输入 A
MDXB3OMcBSP-B 发送串行数据
SPISIMOB6I/OSPI-B 从器件输入，主器件输出
SD2_D17IΣ-Δ 2 通道 1 数据输入
GPIO250、4、8、12K225–I/O通用输入/输出 25
OUTPUTXBAR21O输出 XBAR 的输出 2
EQEP2B2I增强型 QEP2 输入 B
MDRB3IMcBSP-B 接收串行数据
SPISOMIB6I/OSPI-B 从器件输出，主器件输入
SD2_C17IΣ-Δ 2 通道 1 时钟输入
GPIO260、4、8、12K127–I/O通用输入/输出 26
OUTPUTXBAR31O输出 XBAR 的输出 3
EQEP2I2I/O增强型 QEP2 索引
MCLKXB3I/OMcBSP-B 发送时钟
OUTPUTXBAR35O输出 XBAR 的输出 3
SPICLKB6I/OSPI-B 时钟
SD2_D27IΣ-Δ 2 通道 2 数据输入
GPIO270、4、8、12L128–I/O通用输入/输出 27
OUTPUTXBAR41O输出 XBAR 的输出 4
EQEP2S2I/O增强型 QEP2 选通
MFSXB3I/OMcBSP-B 发送帧同步
OUTPUTXBAR45O输出 XBAR 的输出 4
SPISTEB6I/OSPI-B 从器件发送使能
SD2_C27IΣ-Δ 2 通道 2 时钟输入
GPIO280、4、8、12V1164–I/O通用输入/输出 28
SCIRXDA1ISCI-A 接收数据
EM1CS42O外部存储器接口 1 芯片选择 4
OUTPUTXBAR55O输出 XBAR 的输出 5
EQEP3A6I增强型 QEP3 输入 A
SD2_D37IΣ-Δ 2 通道 3 数据输入
GPIO290、4、8、12W1165–I/O通用输入/输出 29
SCITXDA1OSCI-A 发送数据
EM1SDCKE2O外部存储器接口 1 SDRAM 时钟使能
OUTPUTXBAR65O输出 XBAR 的输出 6
EQEP3B6I增强型 QEP3 输入 B
SD2_C37IΣ-Δ 2 通道 3 时钟输入
GPIO300、4、8、12T1163–I/O通用输入/输出 30
CANRXA1ICAN-A 接收
EM1CLK2O外部存储器接口 1 时钟
OUTPUTXBAR75O输出 XBAR 的输出 7
EQEP3S6I/O增强型 QEP3 选通
SD2_D47IΣ-Δ 2 通道 4 数据输入
GPIO310、4、8、12U1166–I/O通用输入/输出 31
CANTXA1OCAN-A 发送
EM1WE2O外部存储器接口 1 写入使能
OUTPUTXBAR85O输出 XBAR 的输出 8
EQEP3I6I/O增强型 QEP3 索引
SD2_C47IΣ-Δ 2 通道 4 时钟输入
GPIO320、4、8、12U1367–I/O通用输入/输出 32
SDAA1I/ODI2C-A 数据开漏双向端口
EM1CS02O外部存储器接口 1 芯片选择 0
GPIO330、4、8、12T1369–I/O通用输入/输出 33
SCLA1I/ODI2C-A 时钟开漏双向端口
EM1RNW2O外部存储器接口 1 读/不写
GPIO340、4、8、12U1470–I/O通用输入/输出 34
OUTPUTXBAR11O输出 XBAR 的输出 1
EM1CS22O外部存储器接口 1 芯片选择 2
SDAB6I/ODI2C-B 数据开漏双向端口
GPIO350、4、8、12T1471–I/O通用输入/输出 35
SCIRXDA1ISCI-A 接收数据
EM1CS32O外部存储器接口 1 芯片选择 3
SCLB6I/ODI2C-B 时钟开漏双向端口
GPIO360、4、8、12V1683–I/O通用输入/输出 36
SCITXDA1OSCI-A 发送数据
EM1WAIT2I外部存储器接口 1 异步 SRAM WAIT
CANRXA6ICAN-A 接收
GPIO370、4、8、12U1684–I/O通用输入/输出 37
OUTPUTXBAR21O输出 XBAR 的输出 2
EM1OE2O外部存储器接口 1 输出使能
CANTXA6OCAN-A 发送
GPIO380、4、8、12T1685–I/O通用输入/输出 38
EM1A02O外部存储器接口 1 地址线 0
SCITXDC5OSCI-C 发送数据
CANTXB6OCAN-B 发送
GPIO390、4、8、12W1786–I/O通用输入/输出 39
EM1A12O外部存储器接口 1 地址线 1
SCIRXDC5ISCI-C 接收数据
CANRXB6ICAN-B 接收
GPIO400、4、8、12V1787–I/O通用输入/输出 40
EM1A22O外部存储器接口 1 地址线 2
SDAB6I/ODI2C-B 数据开漏双向端口
GPIO410、4、8、12U178951I/O通用输入/输出 41。对于使用休眠低功耗模式的应用，此引脚用作GPIOHIBWAKE信号。有关详细信息，请参阅 TMS320F2837xD 双核实时微控制器技术参考手册 的“系统控制”一章中的“低功耗模式”一节。
EM1A32O外部存储器接口 1 地址线 3
SCLB6I/ODI2C-B 时钟开漏双向端口
GPIO420、4、8、12D1913073I/O通用输入/输出 42
SDAA6I/ODI2C-A 数据开漏双向端口
SCITXDA15OSCI-A 发送数据
USB0DM模拟I/OUSB PHY 差分数据
GPIO430、4、8、12C1913174I/O通用输入/输出 43
SCLA6I/ODI2C-A 时钟开漏双向端口
SCIRXDA15ISCI-A 接收数据
USB0DP模拟I/OUSB PHY 差分数据
GPIO440、4、8、12K18113–I/O通用输入/输出 44
EM1A42O外部存储器接口 1 地址线 4
GPIO450、4、8、12K19115–I/O通用输入/输出 45
EM1A52O外部存储器接口 1 地址线 5
GPIO460、4、8、12E19128–I/O通用输入/输出 46
EM1A62O外部存储器接口 1 地址线 6
SCIRXDD6ISCI-D 接收数据
GPIO470、4、8、12E18129–I/O通用输入/输出 47
EM1A72O外部存储器接口 1 地址线 7
SCITXDD6OSCI-D 发送数据
GPIO480、4、8、12R1690–I/O通用输入/输出 48
OUTPUTXBAR31O输出 XBAR 的输出 3
EM1A82O外部存储器接口 1 地址线 8
SCITXDA6OSCI-A 发送数据
SD1_D17IΣ-Δ 1 通道 1 数据输入
GPIO490、4、8、12R1793–I/O通用输入/输出 49
OUTPUTXBAR41O输出 XBAR 的输出 4
EM1A92O外部存储器接口 1 地址线 9
SCIRXDA6ISCI-A 接收数据
SD1_C17IΣ-Δ 1 通道 1 时钟输入
GPIO500、4、8、12R1894–I/O通用输入/输出 50
EQEP1A1I增强型 QEP1 输入 A
EM1A102O外部存储器接口 1 地址线 10
SPISIMOC6I/OSPI-C 从器件输入，主器件输出
SD1_D27IΣ-Δ 1 通道 2 数据输入
GPIO510、4、8、12R1995–I/O通用输入/输出 51
EQEP1B1I增强型 QEP1 输入 B
EM1A112O外部存储器接口 1 地址线 11
SPISOMIC6I/OSPI-C 从器件输出，主器件输入
SD1_C27IΣ-Δ 1 通道 2 时钟输入
GPIO520、4、8、12P1696–I/O通用输入/输出 52
EQEP1S1I/O增强型 QEP1 选通
EM1A122O外部存储器接口 1 地址线 12
SPICLKC6I/OSPI-C 时钟
SD1_D37IΣ-Δ 1 通道 3 数据输入
GPIO530、4、8、12P1797–I/O通用输入/输出 53
EQEP1I1I/O增强型 QEP1 索引
EM1D312I/O外部存储器接口 1 数据线 31
EM2D153I/O外部存储器接口 2 数据线 15
SPISTEC6I/OSPI-C 从器件发送使能
SD1_C37IΣ-Δ 1 通道 3 时钟输入
GPIO540、4、8、12P1898–I/O通用输入/输出 54
SPISIMOA1I/OSPI-A 从器件输入，主器件输出
EM1D302I/O外部存储器接口 1 数据线 30
EM2D143I/O外部存储器接口 2 数据线 14
EQEP2A5I增强型 QEP2 输入 A
SCITXDB6OSCI-B 发送数据
SD1_D47IΣ-Δ 1 通道 4 数据输入
GPIO550、4、8、12P19100–I/O通用输入/输出 55
SPISOMIA1I/OSPI-A 从器件输出，主器件输入
EM1D292I/O外部存储器接口 1 数据线 29
EM2D133I/O外部存储器接口 2 数据线 13
EQEP2B5I增强型 QEP2 输入 B
SCIRXDB6ISCI-B 接收数据
SD1_C47IΣ-Δ 1 通道 4 时钟输入
GPIO560、4、8、12N16101–I/O通用输入/输出 56
SPICLKA1I/OSPI-A 时钟
EM1D282I/O外部存储器接口 1 数据线 28
EM2D123I/O外部存储器接口 2 数据线 12
EQEP2S5I/O增强型 QEP2 选通
SCITXDC6OSCI-C 发送数据
SD2_D17IΣ-Δ 2 通道 1 数据输入
GPIO570、4、8、12N18102–I/O通用输入/输出 57
SPISTEA1I/OSPI-A 从器件发送使能
EM1D272I/O外部存储器接口 1 数据线 27
EM2D113I/O外部存储器接口 2 数据线 11
EQEP2I5I/O增强型 QEP2 索引
SCIRXDC6ISCI-C 接收数据
SD2_C17IΣ-Δ 2 通道 1 时钟输入
GPIO580、4、8、12N1710352I/O通用输入/输出 58
MCLKRA1I/OMcBSP-A 接收时钟
EM1D262I/O外部存储器接口 1 数据线 26
EM2D103I/O外部存储器接口 2 数据线 10
OUTPUTXBAR15O输出 XBAR 的输出 1
SPICLKB6I/OSPI-B 时钟
SD2_D27IΣ-Δ 2 通道 2 数据输入
SPISIMOA15I/OSPI-A 从器件输入，主器件输出(2)
GPIO590、4、8、12M1610453I/O通用输入/输出 59(3)
MFSRA1I/OMcBSP-A 接收帧同步
EM1D252I/O外部存储器接口 1 数据线 25
EM2D93I/O外部存储器接口 2 数据线 9
OUTPUTXBAR25O输出 XBAR 的输出 2
SPISTEB6I/OSPI-B 从器件发送使能
SD2_C27IΣ-Δ 2 通道 2 时钟输入
SPISOMIA15I/OSPI-A 从器件输出，主器件输入(2)
GPIO600、4、8、12M1710554I/O通用输入/输出 60
MCLKRB1I/OMcBSP-B 接收时钟
EM1D242I/O外部存储器接口 1 数据线 24
EM2D83I/O外部存储器接口 2 数据线 8
OUTPUTXBAR35O输出 XBAR 的输出 3
SPISIMOB6I/OSPI-B 从器件输入，主器件输出
SD2_D37IΣ-Δ 2 通道 3 数据输入
SPICLKA15I/OSPI-A 时钟(2)
GPIO610、4、8、12L1610756I/O通用输入/输出 61(3)
MFSRB1I/OMcBSP-B 接收帧同步
EM1D232I/O外部存储器接口 1 数据线 23
EM2D73I/O外部存储器接口 2 数据线 7
OUTPUTXBAR45O输出 XBAR 的输出 4
SPISOMIB6I/OSPI-B 从器件输出，主器件输入
SD2_C37IΣ-Δ 2 通道 3 时钟输入
SPISTEA15I/OSPI-A 从器件发送使能(2)
GPIO620、4、8、12J1710857I/O通用输入/输出 62
SCIRXDC1ISCI-C 接收数据
EM1D222I/O外部存储器接口 1 数据线 22
EM2D63I/O外部存储器接口 2 数据线 6
EQEP3A5I增强型 QEP3 输入 A
CANRXA6ICAN-A 接收
SD2_D47IΣ-Δ 2 通道 4 数据输入
GPIO630、4、8、12J1610958I/O通用输入/输出 63
SCITXDC1OSCI-C 发送数据
EM1D212I/O外部存储器接口 1 数据线 21
EM2D53I/O外部存储器接口 2 数据线 5
EQEP3B5I增强型 QEP3 输入 B
CANTXA6OCAN-A 发送
SD2_C47IΣ-Δ 2 通道 4 时钟输入
SPISIMOB15I/OSPI-B 从器件输入，主器件输出(2)
GPIO640、4、8、12L1711059I/O通用输入/输出 64(3)
EM1D202I/O外部存储器接口 1 数据线 20
EM2D43I/O外部存储器接口 2 数据线 4
EQEP3S5I/O增强型 QEP3 选通
SCIRXDA6ISCI-A 接收数据
SPISOMIB15I/OSPI-B 从器件输出，主器件输入(2)
GPIO650、4、8、12K1611160I/O通用输入/输出 65
EM1D192I/O外部存储器接口 1 数据线 19
EM2D33I/O外部存储器接口 2 数据线 3
EQEP3I5I/O增强型 QEP3 索引
SCITXDA6OSCI-A 发送数据
SPICLKB15I/OSPI-B 时钟(2)
GPIO660、4、8、12K1711261I/O通用输入/输出 66(3)
EM1D182I/O外部存储器接口 1 数据线 18
EM2D23I/O外部存储器接口 2 数据线 2
SDAB6I/ODI2C-B 数据开漏双向端口
SPISTEB15I/OSPI-B 从器件发送使能(2)
GPIO670、4、8、12B19132–I/O通用输入/输出 67
EM1D172I/O外部存储器接口 1 数据线 17
EM2D13I/O外部存储器接口 2 数据线 1
GPIO680、4、8、12C18133–I/O通用输入/输出 68
EM1D162I/O外部存储器接口 1 数据线 16
EM2D03I/O外部存储器接口 2 数据线 0
GPIO690、4、8、12B1813475I/O通用输入/输出 69
EM1D152I/O外部存储器接口 1 数据线 15
SCLB6I/ODI2C-B 时钟开漏双向端口
SPISIMOC15I/OSPI-C 从器件输入，主器件输出(2)
GPIO700、4、8、12A1713576I/O通用输入/输出 70(3)
EM1D142I/O外部存储器接口 1 数据线 14
CANRXA5ICAN-A 接收
SCITXDB6OSCI-B 发送数据
SPISOMIC15I/OSPI-C 从器件输出，主器件输入(2)
GPIO710、4、8、12B1713677I/O通用输入/输出 71
EM1D132I/O外部存储器接口 1 数据线 13
CANTXA5OCAN-A 发送
SCIRXDB6ISCI-B 接收数据
SPICLKC15I/OSPI-C 时钟(2)
GPIO720、4、8、12B1613980I/O通用输入/输出 72。(3)这是出厂默认引导模式选择引脚 1。
EM1D122I/O外部存储器接口 1 数据线 12
CANTXB5OCAN-B 发送
SCITXDC6OSCI-C 发送数据
SPISTEC15I/OSPI-C 从器件发送使能(2)
GPIO730、4、8、12A1614081I/O通用输入/输出 73
EM1D112I/O外部存储器接口 1 数据线 11
XCLKOUT3O/Z外部时钟输出。此引脚从器件中输出所选时钟信号的分频版本。使用 CLKSRCCTL3.XCLKOUTSEL 位字段选择时钟信号，而使用 XCLKOUTDIVSEL.XCLKOUTDIV 位字段选择分频比。
CANRXB5ICAN-B 接收
SCIRXDC6ISCI-C 接收
GPIO740、4、8、12C17141–I/O通用输入/输出 74
EM1D102I/O外部存储器接口 1 数据线 10
GPIO750、4、8、12D16142–I/O通用输入/输出 75
EM1D92I/O外部存储器接口 1 数据线 9
GPIO760、4、8、12C16143–I/O通用输入/输出 76
EM1D82I/O外部存储器接口 1 数据线 8
SCITXDD6OSCI-D 发送数据
GPIO770、4、8、12A15144–I/O通用输入/输出 77
EM1D72I/O外部存储器接口 1 数据线 7
SCIRXDD6ISCI-D 接收数据
GPIO780、4、8、12B1514582I/O通用输入/输出 78
EM1D62I/O外部存储器接口 1 数据线 6
EQEP2A6I增强型 QEP2 输入 A
GPIO790、4、8、12C15146–I/O通用输入/输出 79
EM1D52I/O外部存储器接口 1 数据线 5
EQEP2B6I增强型 QEP2 输入 B
GPIO800、4、8、12D15148–I/O通用输入/输出 80
EM1D42I/O外部存储器接口 1 数据线 4
EQEP2S6I/O增强型 QEP2 选通
GPIO810、4、8、12A14149–I/O通用输入/输出 81
EM1D32I/O外部存储器接口 1 数据线 3
EQEP2I6I/O增强型 QEP2 索引
GPIO820、4、8、12B14150–I/O通用输入/输出 82
EM1D22I/O外部存储器接口 1 数据线 2
GPIO830、4、8、12C14151–I/O通用输入/输出 83
EM1D12I/O外部存储器接口 1 数据线 1
GPIO840、4、8、12A1115485I/O通用输入/输出 84。这是出厂默认引导模式选择引脚 0。
SCITXDA5OSCI-A 发送数据
MDXB6OMcBSP-B 发送串行数据
MDXA15OMcBSP-A 发送串行数据
GPIO850、4、8、12B1115586I/O通用输入/输出 85
EM1D02I/O外部存储器接口 1 数据线 0
SCIRXDA5ISCI-A 接收数据
MDRB6IMcBSP-B 接收串行数据
MDRA15IMcBSP-A 接收串行数据
GPIO860、4、8、12C1115687I/O通用输入/输出 86
EM1A132O外部存储器接口 1 地址线 13
EM1CAS3O外部存储器接口 1 列地址选通
SCITXDB5OSCI-B 发送数据
MCLKXB6I/OMcBSP-B 发送时钟
MCLKXA15I/OMcBSP-A 发送时钟
GPIO870、4、8、12D1115788I/O通用输入/输出 87
EM1A142O外部存储器接口 1 地址线 14
EM1RAS3O外部存储器接口 1 行地址选通
SCIRXDB5ISCI-B 接收数据
MFSXB6I/OMcBSP-B 发送帧同步
MFSXA15I/OMcBSP-A 发送帧同步
GPIO880、4、8、12C6170–I/O通用输入/输出 88
EM1A152O外部存储器接口 1 地址线 15
EM1DQM03O外部存储器接口 1 字节 0 的输入/输出掩码
GPIO890、4、8、12D617196I/O通用输入/输出 89
EM1A162O外部存储器接口 1 地址线 16
EM1DQM13O外部存储器接口 1 字节 1 的输入/输出掩码
SCITXDC6OSCI-C 发送数据
GPIO900、4、8、12A517297I/O通用输入/输出 90
EM1A172O外部存储器接口 1 地址线 17
EM1DQM23O外部存储器接口 1 字节 2 的输入/输出掩码
SCIRXDC6ISCI-C 接收数据
GPIO910、4、8、12B517398I/O通用输入/输出 91
EM1A182O外部存储器接口 1 地址线 18
EM1DQM33O外部存储器接口 1 字节 3 的输入/输出掩码
SDAA6I/ODI2C-A 数据开漏双向端口
GPIO920、4、8、12A417499I/O通用输入/输出 92
EM1A192O外部存储器接口 1 地址线 19
EM1BA13O外部存储器接口 1 存储库地址 1
SCLA6I/ODI2C-A 时钟开漏双向端口
GPIO930、4、8、12B4175–I/O通用输入/输出 93
EM1BA03O外部存储器接口 1 存储库地址 0
SCITXDD6OSCI-D 发送数据
GPIO940、4、8、12A3176–I/O通用输入/输出 94
SCIRXDD6ISCI-D 接收数据
GPIO950、4、8、12B3––I/O通用输入/输出 95
GPIO960、4、8、12C3––I/O通用输入/输出 96
EM2DQM13O外部存储器接口 2 字节 1 的输入/输出掩码
EQEP1A5I增强型 QEP1 输入 A
GPIO970、4、8、12A2––I/O通用输入/输出 97
EM2DQM03O外部存储器接口 2 字节 0 的输入/输出掩码
EQEP1B5I增强型 QEP1 输入 B
GPIO980、4、8、12F1––I/O通用输入/输出 98
EM2A03O外部存储器接口 2 地址线 0
EQEP1S5I/O增强型 QEP1 选通
GPIO990、4、8、12G11714I/O通用输入/输出 99
EM2A13O外部存储器接口 2 地址线 1
EQEP1I5I/O增强型 QEP1 索引
GPIO1000、4、8、12H1––I/O通用输入/输出 100
EM2A23O外部存储器接口 2 地址线 2
EQEP2A5I增强型 QEP2 输入 A
SPISIMOC6I/OSPI-C 从器件输入，主器件输出
GPIO1010、4、8、12H2––I/O通用输入/输出 101
EM2A33O外部存储器接口 2 地址线 3
EQEP2B5I增强型 QEP2 输入 B
SPISOMIC6I/OSPI-C 从器件输出，主器件输入
GPIO1020、4、8、12H3––I/O通用输入/输出 102
EM2A43O外部存储器接口 2 地址线 4
EQEP2S5I/O增强型 QEP2 选通
SPICLKC6I/OSPI-C 时钟
GPIO1030、4、8、12J1––I/O通用输入/输出 103
EM2A53O外部存储器接口 2 地址线 5
EQEP2I5I/O增强型 QEP2 索引
SPISTEC6I/OSPI-C 从器件发送使能
GPIO1040、4、8、12J2––I/O通用输入/输出 104
SDAA1I/ODI2C-A 数据开漏双向端口
EM2A63O外部存储器接口 2 地址线 6
EQEP3A5I增强型 QEP3 输入 A
SCITXDD6OSCI-D 发送数据
GPIO1050、4、8、12J3––I/O通用输入/输出 105
SCLA1I/ODI2C-A 时钟开漏双向端口
EM2A73O外部存储器接口 2 地址线 7
EQEP3B5I增强型 QEP3 输入 B
SCIRXDD6ISCI-D 接收数据
GPIO1060、4、8、12L2––I/O通用输入/输出 106
EM2A83O外部存储器接口 2 地址线 8
EQEP3S5I/O增强型 QEP3 选通
SCITXDC6OSCI-C 发送数据
GPIO1070、4、8、12L3––I/O通用输入/输出 107
EM2A93O外部存储器接口 2 地址线 9
EQEP3I5I/O增强型 QEP3 索引
SCIRXDC6ISCI-C 接收数据
GPIO1080、4、8、12L4––I/O通用输入/输出 108
EM2A103O外部存储器接口 2 地址线 10
GPIO1090、4、8、12N2––I/O通用输入/输出 109
EM2A113O外部存储器接口 2 地址线 11
GPIO1100、4、8、12M2––I/O通用输入/输出 110
EM2WAIT3I外部存储器接口 2 异步 SRAM WAIT
GPIO1110、4、8、12M4––I/O通用输入/输出 111
EM2BA03O外部存储器接口 2 存储库地址 0
GPIO1120、4、8、12M3––I/O通用输入/输出 112
EM2BA13O外部存储器接口 2 存储库地址 1
GPIO1130、4、8、12N4––I/O通用输入/输出 113
EM2CAS3O外部存储器接口 2 列地址选通
GPIO1140、4、8、12N3––I/O通用输入/输出 114
EM2RAS3O外部存储器接口 2 行地址选通
GPIO1150、4、8、12V12––I/O通用输入/输出 115
EM2CS03O外部存储器接口 2 芯片选择 0
GPIO1160、4、8、12W10––I/O通用输入/输出 116
EM2CS23O外部存储器接口 2 芯片选择 2
GPIO1170、4、8、12U12––I/O通用输入/输出 117
EM2SDCKE3O外部存储器接口 2 SDRAM 时钟使能
GPIO1180、4、8、12T12––I/O通用输入/输出 118
EM2CLK3O外部存储器接口 2 时钟
GPIO1190、4、8、12T15––I/O通用输入/输出 119
EM2RNW3O外部存储器接口 2 读/不写
GPIO1200、4、8、12U15––I/O通用输入/输出 120
EM2WE3O外部存储器接口 2 写入使能
USB0PFLT15I/OUSB 外部稳压器电源故障指示器
GPIO1210、4、8、12W16––I/O通用输入/输出 121
EM2OE3O外部存储器接口 2 输出使能
USB0EPEN15I/OUSB 外部稳压器使能
GPIO1220、4、8、12T8––I/O通用输入/输出 122
SPISIMOC6I/OSPI-C 从器件输入，主器件输出
SD1_D17IΣ-Δ 1 通道 1 数据输入
GPIO1230、4、8、12U8––I/O通用输入/输出 123
SPISOMIC6I/OSPI-C 从器件输出，主器件输入
SD1_C17IΣ-Δ 1 通道 1 时钟输入
GPIO1240、4、8、12V8––I/O通用输入/输出 124
SPICLKC6I/OSPI-C 时钟
SD1_D27IΣ-Δ 1 通道 2 数据输入
GPIO1250、4、8、12T9––I/O通用输入/输出 125
SPISTEC6I/OSPI-C 从器件发送使能
SD1_C27IΣ-Δ 1 通道 2 时钟输入
GPIO1260、4、8、12U9––I/O通用输入/输出 126
SD1_D37IΣ-Δ 1 通道 3 数据输入
GPIO1270、4、8、12V9––I/O通用输入/输出 127
SD1_C37IΣ-Δ 1 通道 3 时钟输入
GPIO1280、4、8、12W9––I/O通用输入/输出 128
SD1_D47IΣ-Δ 1 通道 4 数据输入
GPIO1290、4、8、12T10––I/O通用输入/输出 129
SD1_C47IΣ-Δ 1 通道 4 时钟输入
GPIO1300、4、8、12U10––I/O通用输入/输出 130
SD2_D17IΣ-Δ 2 通道 1 数据输入
GPIO1310、4、8、12V10––I/O通用输入/输出 131
SD2_C17IΣ-Δ 2 通道 1 时钟输入
GPIO1320、4、8、12W18––I/O通用输入/输出 132
SD2_D27IΣ-Δ 2 通道 2 数据输入
GPIO133/AUXCLKIN0、4、8、12G18118–I/O通用输入/输出 133。此 GPIO 引脚的 AUXCLKIN 功能可用于为为辅助锁相环 (AUXPLL) 提供单端 3.3V 电平时钟信号，其输出用于 USB 模块。AUXCLKIN 时钟也可用于 CAN 模块。
SD2_C27IΣ-Δ 2 通道 2 时钟输入
GPIO1340、4、8、12V18––I/O通用输入/输出 134
SD2_D37IΣ-Δ 2 通道 3 数据输入
GPIO1350、4、8、12U18––I/O通用输入/输出 135
SCITXDA6OSCI-A 发送数据
SD2_C37IΣ-Δ 2 通道 3 时钟输入
GPIO1360、4、8、12T17––I/O通用输入/输出 136
SCIRXDA6ISCI-A 接收数据
SD2_D47IΣ-Δ 2 通道 4 数据输入
GPIO1370、4、8、12T18––I/O通用输入/输出 137
SCITXDB6OSCI-B 发送数据
SD2_C47IΣ-Δ 2 通道 4 时钟输入
GPIO1380、4、8、12T19––I/O通用输入/输出 138
SCIRXDB6ISCI-B 接收数据
GPIO1390、4、8、12N19––I/O通用输入/输出 139
SCIRXDC6ISCI-C 接收数据
GPIO1400、4、8、12M19––I/O通用输入/输出 140
SCITXDC6OSCI-C 发送数据
GPIO1410、4、8、12M18––I/O通用输入/输出 141
SCIRXDD6ISCI-D 接收数据
GPIO1420、4、8、12L19––I/O通用输入/输出 142
SCITXDD6OSCI-D 发送数据
GPIO1430、4、8、12F18––I/O通用输入/输出 143
GPIO1440、4、8、12F17––I/O通用输入/输出 144
GPIO1450、4、8、12E17––I/O通用输入/输出 145
EPWM1A1O增强型 PWM1 输出 A（支持 HRPWM）
GPIO1460、4、8、12D18––I/O通用输入/输出 146
EPWM1B1O增强型 PWM1 输出 B（支持 HRPWM）
GPIO1470、4、8、12D17––I/O通用输入/输出 147
EPWM2A1O增强型 PWM2 输出 A（支持 HRPWM）
GPIO1480、4、8、12D14––I/O通用输入/输出 148
EPWM2B1O增强型 PWM2 输出 B（支持 HRPWM）
GPIO1490、4、8、12A13––I/O通用输入/输出 149
EPWM3A1O增强型 PWM3 输出 A（支持 HRPWM）
GPIO1500、4、8、12B13––I/O通用输入/输出 150
EPWM3B1O增强型 PWM3 输出 B（支持 HRPWM）
GPIO1510、4、8、12C13––I/O通用输入/输出 151
EPWM4A1O增强型 PWM4 输出 A（支持 HRPWM）
GPIO1520、4、8、12D13––I/O通用输入/输出 152
EPWM4B1O增强型 PWM4 输出 B（支持 HRPWM）
GPIO1530、4、8、12A12––I/O通用输入/输出 153
EPWM5A1O增强型 PWM5 输出 A（支持 HRPWM）
GPIO1540、4、8、12B12––I/O通用输入/输出 154
EPWM5B1O增强型 PWM5 输出 B（支持 HRPWM）
GPIO1550、4、8、12C12––I/O通用输入/输出 155
EPWM6A1O增强型 PWM6 输出 A（支持 HRPWM）
GPIO1560、4、8、12D12––I/O通用输入/输出 156
EPWM6B1O增强型 PWM6 输出 B（支持 HRPWM）
GPIO1570、4、8、12B10––I/O通用输入/输出 157
EPWM7A1O增强型 PWM7 输出 A（支持 HRPWM）
GPIO1580、4、8、12C10––I/O通用输入/输出 158
EPWM7B1O增强型 PWM7 输出 B（支持 HRPWM）
GPIO1590、4、8、12D10––I/O通用输入/输出 159
EPWM8A1O增强型 PWM8 输出 A（支持 HRPWM）
GPIO1600、4、8、12B9––I/O通用输入/输出 160
EPWM8B1O增强型 PWM8 输出 B（支持 HRPWM）
GPIO1610、4、8、12C9––I/O通用输入/输出 161
EPWM9A1O增强型 PWM9 输出 A
GPIO1620、4、8、12D9––I/O通用输入/输出 162
EPWM9B1O增强型 PWM9 输出 B
GPIO1630、4、8、12A8––I/O通用输入/输出 163
EPWM10A1O增强型 PWM10 输出 A
GPIO1640、4、8、12B8––I/O通用输入/输出 164
EPWM10B1O增强型 PWM10 输出 B
GPIO1650、4、8、12C5––I/O通用输入/输出 165
EPWM11A1O增强型 PWM11 输出 A
GPIO1660、4、8、12D5––I/O通用输入/输出 166
EPWM11B1O增强型 PWM11 输出 B
GPIO1670、4、8、12C4––I/O通用输入/输出 167
EPWM12A1O增强型 PWM12 输出 A
GPIO1680、4、8、12D4––I/O通用输入/输出 168
EPWM12B1O增强型 PWM12 输出 B
RESET
XRSF1912469I/OD器件复位（输入）和看门狗复位（输出）。器件具有内置上电复位 (POR) 电路。在上电条件下，此引脚由器件驱动为低电平。外部电路也可能会驱动此引脚以使器件复位生效。当看门狗复位或 NMI 看门狗复位时，此引脚也由 MCU 驱动为低电平。在看门狗复位期间，XRS引脚在 512 个 OSCCLK 周期的看门狗复位持续时间内被驱动为低电平。应在XRS和 VDDIO 之间放置一个阻值为 2.2kΩ 至 10kΩ 的电阻器。如果在XRS和 VSS 之间放置一个电容器进行噪声滤除，则该电容器的容值应为 100nF 或更小。当看门狗复位生效时，这些值将能让看门狗在 512 个 OSCCLK 周期内正确地将XRS引脚驱动至 VOL。此引脚的输出缓冲器是一个有内部上拉电阻器的漏极开路。如果此引脚由外部器件驱动，则应使用开漏器件进行驱动。
时钟
X1G1912368I片上晶体振荡器输入。为了使用此振荡器，必须在 X1 和 X2 之间连接一个石英晶体。如果此引脚未使用，则必须将其连接至 GND。
此引脚也可用于馈入单端 3.3V 电平时钟。在这种情况下，X2 无连接 (NC)。
X2J1912166O片上晶体振荡器输出。一个石英晶振可连接在 X1 和 X2 之间。如果 X2 未使用，必须使其保持未连接状态。
无连接
NCH4––无连接。BGA 焊球处于电气开路状态，未与裸片连接。
JTAG
TCKV158150I带有内部上拉电阻器的 JTAG 测试时钟（请参阅节 6.6）
TDIW137746I带有内部上拉电阻的 JTAG 测试数据输入 (TDI)。TDI 在 TCK 上升沿上的所选寄存器（指令或数据）中计时。
TDOW157847O/ZJTAG 扫描输出，测试数据输出 (TDO)。所选寄存器（指令或数据）的内容在 TCK 下降沿从 TDO 移出。(3)
TMSW148049I带有内部上拉电阻器的 JTAG 测试模式选择 (TMS)。此串行控制输入在 TCK 上升沿上的 TAP 控制器中计时。
TRSTV147948I带有内部下拉电阻的 JTAG 测试复位。当被驱动至高电平时，TRST 使扫描系统获得器件运行的控制权。如果此信号被驱动至低电平，此器件在功能模式下工作，且忽略测试复位信号。注意：在器件正常运行期间，TRST 必须始终保持低电平，因此需要在此引脚上使用一个外部下拉电阻来防止噪声尖峰。这个电阻的阻值应该尽可能的小，只要确保 JTAG 调试探针仍然能够将 TRST 引脚驱动至高电平即可。一个阻值为 2.2kΩ 至 10kΩ 的电阻器通常能够提供足够的保护。由于电阻的阻值是特定于应用的，TI 建议验证每个目标板以确保调试探针和应用的正常运行。此引脚具有一个内部 50ns（标称值）干扰滤波器。
内部稳压器控制
VREGENZJ1811964I具有内部下拉电阻的内部稳压器使能。内部 VREG 不受支持，必须禁用。将 VREGENZ 连接至 VDDIO。
模拟、数字和 I/O 电源
VDDE916161.2V 数字逻辑电源引脚。放置去耦电容器有两个选项。
  • 选项 1 - 均匀分布：以大约 20uF 的最小总电容在每个 VDD 引脚上均匀分配去耦电容。
  • 选项 2 - 大容量电容：在每个 VDD 引脚附近放置一个 1uF 电容器，然后放置 20uF 的最小总电容的剩余部分，作为 VDD 网络上的大容量电容。
去耦电容器的确切值应由您的系统电压调节解决方案确定。
E112139
F96145
F117663
G1411771
G1512678
J1413784
J1515389
K515895
K6169–
P10––
P13––
R10––
R13––
VDD3VFLR1172413.3V 闪存电源引脚。在每个引脚上放置一个最小值为 0.1µF 的去耦电容器。
R12––
VDDAP636183.3V 模拟电源引脚。在每个引脚上放置一个最小值为 2.2µF 且连接至 VSSA 的去耦电容器。
R65438
VDDIOA9323.3V 数字 I/O 电源引脚。在每个引脚上放置一个最小值为 0.1µF 的去耦电容器。去耦电容器的确切值应由您的系统电压调节解决方案确定。
A181110
B11515
E72040
E102644
E136255
E166862
F47572
F78279
F108883
F139190
F169994
G4106–
G5114–
G6116–
H5127–
H6138–
L14147–
L15152–
M1159–
M5168–
M6––
N14––
N15––
P9––
R9––
V19––
W8––
VDDOSCH16120653.3V 片上晶体振荡器（X1 和 X2）的电源引脚以及两个内部零引脚振荡器 (INTOSC)。在每个引脚上放置一个 0.1µF（最小值）的去耦电容器。
H1712570
VSSA1PWR
焊盘
(177)		PWR
焊盘
(101)		器件接地。对四通道扁平封装(QFP)，必须将封装底部的 PowerPAD 焊接到 PCB 的接地层。
A10
A19
E5
E6
E8
E12
E14
E15
F5
F6
F8
F12
F14
F15
G16
G17
H8
H9
H10
H11
H12
H14
H15
J5
J6
J8
J9
J10
J11
J12
K8
K9
K10
K11
K12
K14
K15
L5
L6
L8
L9
VSSL10PWR
焊盘
(177)		PWR
焊盘
(101)		器件接地。对四通道扁平封装(QFP)，必须将封装底部的 PowerPAD 焊接到 PCB 的接地层。
L11
L12
L18
M8
M9
M10
M11
M12
M14
M15
N1
N5
N6
P7
P8
P11
P12
P14
P15
R7
R8
R14
R15
W7
W19
VSSOSCH1812267晶体振荡器（X1 和 X2）接地引脚。使用外部晶体时，请勿将此引脚连接至电路板接地。相反，将其连接至外部晶体振荡器电路的接地基准。
如果未使用外部晶体，则此引脚可以连接至电路板接地。
H19––
VSSAP13417模拟地。
在 PZP 封装上，引脚 17 双键连接至 VSSA 和 VREFLOA。此引脚必须连接至 VSSA。
P55235
R5–36
V7––
W1––
特殊功能
ERRORSTSU1992–O错误状态输出。此引脚具有内部下拉电阻器。
测试引脚
FLT1W127342I/O闪存测试引脚 1。为 TI 保留。必须保持未连接状态。
FLT2V137443I/O闪存测试引脚 2。为 TI 保留。必须保持未连接状态。
(1) I = 输入，O = 输出，OD = 漏极开路，Z = 高阻抗
(2) 支持高速 SPI 的 GPIO 多路复用器选项。在高速模式下使用 SPI 时（在 SPICCR 中，HS_MODE = 1），需要使用此引脚多路复用器选项。在高速模式下未使用 SPI 时（在 SPICCR 中，HS_MODE = 0），此多路复用器选项仍然可用。
(3) 此引脚的输出阻抗可低至 22Ω。根据系统 PCB 特征，此输出可以具有快速边沿和振铃。如果这是个问题，用户应采取预防措施，例如增加一个 39Ω（容差为 10%）串联终端电阻器或实现一些其他终端方案。还建议使用提供的 IBIS 模型对系统级信号进行完整性分析。如果此引脚用于输入功能，则不需要终端。