ZHCSC63P December   2013  – February 2024 TMS320F28374D , TMS320F28375D , TMS320F28376D , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28378D , TMS320F28379D , TMS320F28379D-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 引脚配置和功能
    1. 5.1 引脚图
    2. 5.2 信号说明
      1. 5.2.1 信号说明
    3. 5.3 带有内部上拉和下拉的引脚
    4. 5.4 引脚复用
      1. 5.4.1 GPIO 多路复用引脚
      2. 5.4.2 输入 X-BAR
      3. 5.4.3 输出 X-BAR 和 ePWM X-BAR
      4. 5.4.4 USB 引脚多路复用
      5. 5.4.5 高速 SPI 引脚多路复用
    5. 5.5 未使用引脚的连接
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级 - 商用
    3. 6.3  ESD 等级 - 汽车
    4. 6.4  建议运行条件
    5. 6.5  功耗摘要
      1. 6.5.1 200MHz SYSCLK 下的器件电流消耗
      2. 6.5.2 电流消耗图
      3. 6.5.3 减少电流消耗
    6. 6.6  电气特性
    7. 6.7  热阻特征
      1. 6.7.1 ZWT 封装
      2. 6.7.2 PTP 封装
      3. 6.7.3 PZP 封装
    8. 6.8  散热设计注意事项
    9. 6.9  系统
      1. 6.9.1  电源时序
        1. 6.9.1.1 信号引脚要求
        2. 6.9.1.2 VDDIO、VDDA、VDD3VFL 和 VDDOSC 要求
        3. 6.9.1.3 VDD 要求
        4. 6.9.1.4 电源斜升速率
          1. 6.9.1.4.1 电源斜升速率
        5. 6.9.1.5 电源监控
      2. 6.9.2  复位时序
        1. 6.9.2.1 复位源
        2. 6.9.2.2 复位电气数据和时序
          1. 6.9.2.2.1 复位 (XRS) 时序要求
          2. 6.9.2.2.2 复位 (XRS) 开关特性
      3. 6.9.3  时钟规范
        1. 6.9.3.1 时钟源
        2. 6.9.3.2 时钟频率、要求和特征
          1. 6.9.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
            1. 6.9.3.2.1.1 输入时钟频率
            2. 6.9.3.2.1.2 使用外部时钟源（非晶体）时的 X1 输入电平特征
            3. 6.9.3.2.1.3 XTAL 振荡器特性
            4. 6.9.3.2.1.4 X1 时序要求
            5. 6.9.3.2.1.5 AUXCLKIN 时序要求
            6. 6.9.3.2.1.6 PLL 锁定时间
          2. 6.9.3.2.2 内部时钟频率
            1. 6.9.3.2.2.1 内部时钟频率
          3. 6.9.3.2.3 输出时钟频率和开关特征
            1. 6.9.3.2.3.1 输出时钟频率
            2. 6.9.3.2.3.2 XCLKOUT 开关特征（旁路或启用 PLL）
        3. 6.9.3.3 输入时钟和 PLL
        4. 6.9.3.4 XTAL 振荡器
          1. 6.9.3.4.1 引言
          2. 6.9.3.4.2 概述
            1. 6.9.3.4.2.1 电子振荡器
              1. 6.9.3.4.2.1.1 运行模式
                1. 6.9.3.4.2.1.1.1 晶体的工作模式
                2. 6.9.3.4.2.1.1.2 单端工作模式
              2. 6.9.3.4.2.1.2 XCLKOUT 上的 XTAL 输出
            2. 6.9.3.4.2.2 石英晶体
          3. 6.9.3.4.3 正常运行
            1. 6.9.3.4.3.1 ESR – 有效串联电阻
            2. 6.9.3.4.3.2 Rneg - 负电阻
            3. 6.9.3.4.3.3 启动时间
            4. 6.9.3.4.3.4 DL – 驱动电平
          4. 6.9.3.4.4 如何选择晶体
          5. 6.9.3.4.5 测试
          6. 6.9.3.4.6 常见问题和调试提示
          7. 6.9.3.4.7 晶体振荡器规格
            1. 6.9.3.4.7.1 晶体振荡器电气特性
            2. 6.9.3.4.7.2 晶振等效串联电阻 (ESR) 要求
        5. 6.9.3.5 内部振荡器
          1. 6.9.3.5.1 内部振荡器电气特征
      4. 6.9.4  闪存参数
        1. 6.9.4.1 闪存参数
      5. 6.9.5  RAM 规格
      6. 6.9.6  ROM 规格
      7. 6.9.7  仿真/JTAG
        1. 6.9.7.1 JTAG 电气数据和时序
          1. 6.9.7.1.1 JTAG 时序要求
          2. 6.9.7.1.2 JTAG 开关特征
      8. 6.9.8  GPIO 电气数据和时序
        1. 6.9.8.1 GPIO - 输出时序
          1. 6.9.8.1.1 通用输出开关特征
        2. 6.9.8.2 GPIO - 输入时序
          1. 6.9.8.2.1 通用输入时序要求
        3. 6.9.8.3 输入信号的采样窗口宽度
      9. 6.9.9  中断
        1. 6.9.9.1 外部中断 (XINT) 电气数据和时序
          1. 6.9.9.1.1 外部中断时序要求
          2. 6.9.9.1.2 外部中断开关特征
      10. 6.9.10 低功率模式
        1. 6.9.10.1 时钟门控低功耗模式
        2. 6.9.10.2 电源门控低功耗模式
        3. 6.9.10.3 低功耗模式唤醒时序
          1. 6.9.10.3.1 空闲模式时序要求
          2. 6.9.10.3.2 空闲模式开关特性
          3. 6.9.10.3.3 待机模式时序要求
          4. 6.9.10.3.4 待机模式开关特征
          5. 6.9.10.3.5 停机模式时序要求
          6. 6.9.10.3.6 停机模式开关特征
          7. 6.9.10.3.7 休眠模式时序要求
          8. 6.9.10.3.8 休眠模式开关特征
      11. 6.9.11 外部存储器接口 (EMIF)
        1. 6.9.11.1 异步内存支持
        2. 6.9.11.2 同步 DRAM 支持
        3. 6.9.11.3 EMIF 电气数据和时序
          1. 6.9.11.3.1 异步 RAM
            1. 6.9.11.3.1.1 EMIF 异步内存时序要求
            2. 6.9.11.3.1.2 EMIF 异步存储器开关特性
          2. 6.9.11.3.2 同步 RAM
            1. 6.9.11.3.2.1 EMIF 同步存储器时序要求
            2. 6.9.11.3.2.2 EMIF 同步存储器开关特征
    10. 6.10 模拟外设
      1. 6.10.1 模数转换器 (ADC)
        1. 6.10.1.1 ADC 可配置性
          1. 6.10.1.1.1 信号模式
        2. 6.10.1.2 ADC 电气数据和时序
          1. 6.10.1.2.1 ADC 工作条件（16 位差分模式）
          2. 6.10.1.2.2 ADC 特征（16 位差分模式）
          3. 6.10.1.2.3 ADC 工作条件（12 位单端模式）
          4. 6.10.1.2.4 ADC 特征（12 位单端模式）
          5. 6.10.1.2.5 ADCEXTSOC 时序要求
          6. 6.10.1.2.6 ADC 输入模型
            1. 6.10.1.2.6.1 差分输入模型参数
            2. 6.10.1.2.6.2 单端输入模型参数
          7. 6.10.1.2.7 ADC 时序图
            1. 6.10.1.2.7.1 12 位模式下的 ADC 时序（SYSCLK 周期）
            2. 6.10.1.2.7.2 16 位模式下的 ADC 时序
        3. 6.10.1.3 温度传感器电气数据和时序
          1. 6.10.1.3.1 温度传感器电气特征
      2. 6.10.2 比较器子系统 (CMPSS)
        1. 6.10.2.1 CMPSS 电气数据和时序
          1. 6.10.2.1.1 比较器电气特性
          2. 6.10.2.1.2 CMPSS DAC 静态电气特性
      3. 6.10.3 缓冲数模转换器 (DAC)
        1. 6.10.3.1 缓冲 DAC 电气数据和时序
          1. 6.10.3.1.1 缓冲 DAC 电气特性
        2. 6.10.3.2 CMPSS DAC 动态误差
    11. 6.11 控制外设
      1. 6.11.1 增强型采集 (eCAP)
        1. 6.11.1.1 eCAP 电气数据和时序
          1. 6.11.1.1.1 eCAP 时序要求
          2. 6.11.1.1.2 eCAP 开关特征
      2. 6.11.2 增强型脉宽调制器 (ePWM)
        1. 6.11.2.1 控制外设同步
        2. 6.11.2.2 ePWM 电气数据和时序
          1. 6.11.2.2.1 ePWM 时序要求
          2. 6.11.2.2.2 ePWM 开关特征
          3. 6.11.2.2.3 跳变区输入时序
            1. 6.11.2.2.3.1 跳变区输入时序要求
        3. 6.11.2.3 外部 ADC 转换启动电气数据和时序
          1. 6.11.2.3.1 外部 ADC 转换启动开关特征
      3. 6.11.3 增强型正交编码器脉冲 (eQEP)
        1. 6.11.3.1 eQEP 电气数据和时序
          1. 6.11.3.1.1 eQEP 时序要求
          2. 6.11.3.1.2 eQEP 开关特征
      4. 6.11.4 高分辨率脉宽调制器 (HRPWM)
        1. 6.11.4.1 HRPWM 电气数据和时序
          1. 6.11.4.1.1 高分辨率 PWM 时序要求
          2. 6.11.4.1.2 高分辨率 PWM 特征
      5. 6.11.5 Σ-Δ 滤波器模块 (SDFM)
        1. 6.11.5.1 SDFM 电气数据和时序（使用 ASYNC）
          1. 6.11.5.1.1 使用异步 GPIO (ASYNC) 选项时的 SDFM 时序要求
        2. 6.11.5.2 SDFM 电气数据和时序（使用 3 样片 GPIO 输入限定）：
          1. 6.11.5.2.1 使用 GPIO 输入限定（3 样本窗口）选项时的 SDFM 时序要求
    12. 6.12 通信外设
      1. 6.12.1 控制器局域网络 (CAN)
      2. 6.12.2 内部集成电路 (I2C)
        1. 6.12.2.1 I2C 电气数据和时序
          1. 6.12.2.1.1 I2C 时序要求
          2. 6.12.2.1.2 I2C 开关特征
          3. 6.12.2.1.3 I2C 时序图
      3. 6.12.3 多通道缓冲串行端口 (McBSP)
        1. 6.12.3.1 McBSP 电气数据和时序
          1. 6.12.3.1.1 McBSP 传输和接收时序
            1. 6.12.3.1.1.1 McBSP 时序要求
            2. 6.12.3.1.1.2 McBSP 开关特征
          2. 6.12.3.1.2 McBSP 作为 SPI 主器件或从器件时序
            1. 6.12.3.1.2.1 McBSP 作为 SPI 主器件的时序要求
            2. 6.12.3.1.2.2 McBSP 作为 SPI 主器件开关特征
            3. 6.12.3.1.2.3 McBSP 作为 SPI 从器件的时序要求
            4. 6.12.3.1.2.4 McBSP 作为 SPI 从器件开关特性
      4. 6.12.4 串行通信接口 (SCI)
      5. 6.12.5 串行外设接口 (SPI)
        1. 6.12.5.1 SPI 电气数据和时序
          1. 6.12.5.1.1 SPI 主模式时序
            1. 6.12.5.1.1.1 SPI 主模式时序要求
            2. 6.12.5.1.1.2 SPI 主模式开关特征（时钟相位 = 0）
            3. 6.12.5.1.1.3 SPI 主模式开关特征（时钟相位 = 1）
          2. 6.12.5.1.2 SPI 从模式时序
            1. 6.12.5.1.2.1 SPI 从模式时序要求
            2. 6.12.5.1.2.2 SPI 从模式开关特征
      6. 6.12.6 通用串行总线(USB)控制器
        1. 6.12.6.1 USB 电气数据和时序
          1. 6.12.6.1.1 USB 输入端口 DP 和 DM 时序要求
          2. 6.12.6.1.2 USB 输出端口 DP 和 DM 开关特征
      7. 6.12.7 通用并行端口 (uPP) 接口
        1. 6.12.7.1 uPP 电气数据和时序
          1. 6.12.7.1.1 uPP 时序要求
          2. 6.12.7.1.2 uPP 开关特征
  8. 7 详细说明
    1. 7.1  概述
    2. 7.2  功能方框图
    3. 7.3  存储器
      1. 7.3.1 C28x 存储器映射
      2. 7.3.2 闪存映射
      3. 7.3.3 EMIF 芯片选择存储器映射
      4. 7.3.4 外设寄存器内存映射
      5. 7.3.5 存储器类型
        1. 7.3.5.1 专用 RAM（Mx 和 Dx RAM）
        2. 7.3.5.2 本地共享 RAM (LSx RAM)
        3. 7.3.5.3 全局共享 RAM (GSx RAM)
        4. 7.3.5.4 CPU 消息 RAM (CPU MSGRAM)
        5. 7.3.5.5 CLA 消息 RAM (CLA MSGRAM)
    4. 7.4  识别
    5. 7.5  总线架构 - 外设连接
    6. 7.6  C28x 处理器
      1. 7.6.1 浮点单元
      2. 7.6.2 三角函数加速器
      3. 7.6.3 Viterbi、复杂数学和 CRC 单元 II (VCU-II)
    7. 7.7  控制律加速器
    8. 7.8  直接存储器访问
    9. 7.9  处理器间通信模块
    10. 7.10 引导 ROM 和外设引导
      1. 7.10.1 EMU 引导或仿真引导
      2. 7.10.2 等待引导模式
      3. 7.10.3 获取模式
      4. 7.10.4 引导加载器使用的外设引脚
    11. 7.11 双代码安全模块
    12. 7.12 计时器
    13. 7.13 带有看门狗计时器的非可屏蔽中断 (NMIWD)
    14. 7.14 看门狗
    15. 7.15 可配置逻辑块 (CLB)
    16. 7.16 功能安全
  9. 8 应用、实现和布局
    1. 8.1 应用和实施
    2. 8.2 器件主要特性
    3. 8.3 应用信息
      1. 8.3.1 典型应用
        1. 8.3.1.1 伺服驱动器控制模块
          1. 8.3.1.1.1 系统方框图
          2. 8.3.1.1.2 伺服驱动器控制模块资源
        2. 8.3.1.2 微型光伏逆变器
          1. 8.3.1.2.1 系统方框图
          2. 8.3.1.2.2 微型光伏逆变器资源
        3. 8.3.1.3 车载充电器 (OBC)
          1. 8.3.1.3.1 系统方框图
          2. 8.3.1.3.2 OBC 资源
        4. 8.3.1.4 电动汽车充电站电源模块
          1. 8.3.1.4.1 系统方框图
          2. 8.3.1.4.2 电动汽车充电站电源模块资源
        5. 8.3.1.5 高压牵引逆变器
          1. 8.3.1.5.1 系统方框图
          2. 8.3.1.5.2 高压牵引逆变器资源
  10. 9 器件和文档支持
    1. 9.1 器件和开发支持工具命名规则
    2. 9.2 标记
    3. 9.3 工具与软件
    4. 9.4 文档支持
    5. 9.5 支持资源
    6. 9.6 商标
    7. 9.7 静电放电警告
    8. 9.8 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PTP|176
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.4 外设寄存器内存映射

外设寄存器内存映射可参阅表 7-5 。外设寄存器可以分配给 CPU1 或 CPU2 子系统，除非表 7-5 中另有说明。外设帧中的寄存器与同一外设帧中的所有其他寄存器共享一个二级主控（CLA 或 DMA）选项。有关 CPU 子系统和二级主控选项的详细信息，请参阅 TMS320F2837xD 双核实时微控制器技术参考手册。

注： 器件外设都不具备程序总线访问权限。
表 7-5 外设寄存器内存映射
寄存器结构名称起始
地址		结束
地址		受保护(1)CLA
存取		DMA
存取
AdcaResultRegsADC_RESULT_REGS0x0000 0B000x0000 0B1F是是
AdcbResultRegsADC_RESULT_REGS0x0000 0B200x0000 0B3F是是
AdccResultRegsADC_RESULT_REGS0x0000 0B400x0000 0B5F是是
AdcdResultRegsADC_RESULT_REGS0x0000 0B600x0000 0B7F是是
CpuTimer0Regs(2)CPUTIMER_REGS0x0000 0C000x0000 0C07
CpuTimer1Regs(2)CPUTIMER_REGS0x0000 0C080x0000 0C0F
CpuTimer2Regs(2)CPUTIMER_REGS0x0000 0C100x0000 0C17
PieCtrlRegs(2)(5)PIE_CTRL_REGS0x0000 0CE00x0000 0CFF
Cla1SoftIntRegs(5)CLA_SOFTINT_REGS0x0000 0CE00x0000 0CFF是 - 仅限 CLA，对 CPU 无访问权限
DmaRegs(2)DMA_REGS0x0000 10000x0000 11FF
Cla1Regs(2)CLA_REGS0x0000 14000x0000 147F
Clb1LogicCfgRegs CLB_LOGIC_CONFIG_REGS 0x0000 3000 0x0000 30FF 是 是
Clb1LogicCtrlRegs CLB_LOGIC_CONTROL_REGS 0x0000 3100 0x0000 31FF 是 是
Clb1DataExchRegs CLB_DATA_EXCHANGE_REGS 0x0000 3200 0x0000 33FF 是 是
Clb2LogicCfgRegs CLB_LOGIC_CONFIG_REGS 0x0000 3400 0x0000 34FF 是 是
Clb2LogicCtrlRegs CLB_LOGIC_CONTROL_REGS 0x0000 3500 0x0000 35FF 是 是
Clb2DataExchRegs CLB_DATA_EXCHANGE_REGS 0x0000 3600 0x0000 37FF 是 是
Clb3LogicCfgRegs CLB_LOGIC_CONFIG_REGS 0x0000 3800 0x0000 38FF 是 是
Clb3LogicCtrlRegs CLB_LOGIC_CONTROL_REGS 0x0000 3900 0x0000 39FF 是 是
Clb3DataExchRegs CLB_DATA_EXCHANGE_REGS 0x0000 3A00 0x0000 3BFF 是 是
Clb4LogicCfgRegs CLB_LOGIC_CONFIG_REGS 0x0000 3C00 0x0000 3CFF 是 是
Clb4LogicCtrlRegs CLB_LOGIC_CONTROL_REGS 0x0000 3D00 0x0000 3DFF 是 是
Clb4DataExchRegs CLB_DATA_EXCHANGE_REGS 0x0000 3E00 0x0000 3FFF 是 是
外设帧 1
EPwm1RegsEPWM_REGS0x0000 40000x0000 40FF是是是
EPwm2RegsEPWM_REGS0x0000 41000x0000 41FF是是是
EPwm3RegsEPWM_REGS0x0000 42000x0000 42FF是是是
EPwm4RegsEPWM_REGS0x0000 43000x0000 43FF是是是
EPwm5RegsEPWM_REGS0x0000 44000x0000 44FF是是是
EPwm6RegsEPWM_REGS0x0000 45000x0000 45FF是是是
EPwm7RegsEPWM_REGS0x0000 46000x0000 46FF是是是
EPwm8RegsEPWM_REGS0x0000 47000x0000 47FF是是是
EPwm9RegsEPWM_REGS0x0000 48000x0000 48FF是是是
EPwm10RegsEPWM_REGS0x0000 49000x0000 49FF是是是
EPwm11RegsEPWM_REGS0x0000 4A000x0000 4AFF是是是
EPwm12RegsEPWM_REGS0x0000 4B000x0000 4BFF是是是
ECap1RegsECAP_REGS0x0000 50000x0000 501F是是是
ECap2RegsECAP_REGS0x0000 50200x0000 503F是是是
ECap3RegsECAP_REGS0x0000 50400x0000 505F是是是
ECap4RegsECAP_REGS0x0000 50600x0000 507F是是是
ECap5RegsECAP_REGS0x0000 50800x0000 509F是是是
ECap6RegsECAP_REGS0x0000 50A00x0000 50BF是是是
EQep1RegsEQEP_REGS0x0000 51000x0000 513F是是是
EQep2RegsEQEP_REGS0x0000 51400x0000 517F是是是
EQep3RegsEQEP_REGS0x0000 51800x0000 51BF是是是
DacaRegsDAC_REGS0x0000 5C000x0000 5C0F是是是
DacbRegsDAC_REGS0x0000 5C100x0000 5C1F是是是
DaccRegsDAC_REGS0x0000 5C200x0000 5C2F是是是
Cmpss1RegsCMPSS_REGS0x0000 5C800x0000 5C9F是是是
Cmpss2RegsCMPSS_REGS0x0000 5CA00x0000 5CBF是是是
Cmpss3RegsCMPSS_REGS0x0000 5CC00x0000 5CDF是是是
Cmpss4RegsCMPSS_REGS0x0000 5CE00x0000 5CFF是是是
Cmpss5RegsCMPSS_REGS0x0000 5D000x0000 5D1F是是是
Cmpss6RegsCMPSS_REGS0x0000 5D200x0000 5D3F是是是
Cmpss7RegsCMPSS_REGS0x0000 5D400x0000 5D5F是是是
Cmpss8RegsCMPSS_REGS0x0000 5D600x0000 5D7F是是是
Sdfm1RegsSDFM_REGS0x0000 5E000x0000 5E7F是是是
Sdfm2RegsSDFM_REGS0x0000 5E800x0000 5EFF是是是
外设帧 2
McbspaRegsMCBSP_REGS0x0000 60000x0000 603F是是是
McbspbRegsMCBSP_REGS0x0000 60400x0000 607F是是是
SpiaRegsSPI_REGS0x0000 61000x0000 610F是是是
SpibRegsSPI_REGS0x0000 61100x0000 611F是是是
SpicRegsSPI_REGS0x0000 61200x0000 612F是是是
UppRegs(3)UPP_REGS0x0000 62000x0000 62FF是是是
 
WdRegs(2)WD_REGS0x0000 70000x0000 703F是
NmiIntruptRegs(2)NMI_INTRUPT_REGS0x0000 70600x0000 706F是
XintRegs(2)XINT_REGS0x0000 70700x0000 707F是
SciaRegsSCI_REGS0x0000 72000x0000 720F是
ScibRegsSCI_REGS0x0000 72100x0000 721F是
ScicRegsSCI_REGS0x0000 72200x0000 722F是
ScidRegsSCI_REGS0x0000 72300x0000 723F是
I2caRegsI2C_REGS0x0000 73000x0000 733F是
I2cbRegsI2C_REGS0x0000 73400x0000 737F是
AdcaRegsADC_REGS0x0000 74000x0000 747F是是
AdcbRegsADC_REGS0x0000 74800x0000 74FF是是
AdccRegsADC_REGS0x0000 75000x0000 757F是是
AdcdRegsADC_REGS0x0000 75800x0000 75FF是是
InputXbarRegs(3)INPUT_XBAR_REGS0x0000 79000x0000 791F是
XbarRegs(3)XBAR_REGS0x0000 79200x0000 793F是
TrigRegs(3)TRIG_REGS0x0000 79400x0000 794F是
DmaClaSrcSelRegs(2)DMA_CLA_SRC_SEL_REGS0x0000 79800x0000 798F是
EPwmXbarRegs(3)EPWM_XBAR_REGS0x0000 7A000x0000 7A3F是
OutputXbarRegs(3)OUTPUT_XBAR_REGS0x0000 7A800x0000 7ABF是
GpioCtrlRegs(3)GPIO_CTRL_REGS0x0000 7C000x0000 7D7F是
GpioDataRegs(2)GPIO_DATA_REGS0x0000 7F000x0000 7F2F是是
UsbaRegs(3)USB_REGS0x0004 00000x0004 0FFF是
Emif1RegsEMIF_REGS0x0004 70000x0004 77FF是
Emif2Regs(3)EMIF_REGS0x0004 78000x0004 7FFF是
CanaRegsCAN_REGS0x0004 80000x0004 87FF是
CanbRegsCAN_REGS0x0004 A0000x0004 A7FF是
IpcRegs(2)IPC_REGS_CPU1
IPC_REGS_CPU2		0x0005 00000x0005 0023是
FlashPumpSemaphoreRegs(2)FLASH_PUMP_SEMAPHORE_REGS0x0005 00240x0005 0025是
DevCfgRegs(3)DEV_CFG_REGS0x0005 D0000x0005 D17F是
AnalogSubsysRegs(3)ANALOG_SUBSYS_REGS0x0005 D1800x0005 D1FF是
ClkCfgRegs(4)CLK_CFG_REGS0x0005 D2000x0005 D2FF是
CpuSysRegs(2)CPU_SYS_REGS0x0005 D3000x0005 D3FF是
RomPrefetchRegs(3)ROM_PREFETCH_REGS0x0005 E6080x0005 E60B是
DcsmZ1Regs(2)DCSM_Z1_REGS0x0005 F0000x0005 F02F是
DcsmZ2Regs(2)DCSM_Z2_REGS0x0005 F0400x0005 F05F是
DcsmCommonRegs(2)DCSM_COMMON_REGS0x0005 F0700x0005 F07F是
MemCfgRegs(2)MEM_CFG_REGS0x0005 F4000x0005 F47F是
Emif1ConfigRegs(2)EMIF1_CONFIG_REGS0x0005 F4800x0005 F49F是
Emif2ConfigRegs(3)EMIF2_CONFIG_REGS0x0005 F4A00x0005 F4BF是
AccessProtectionRegs(2)ACCESS_PROTECTION_REGS0x0005 F4C00x0005 F4FF是
MemoryErrorRegs(2)MEMORY_ERROR_REGS0x0005 F5000x0005 F53F是
RomWaitStateRegs(3)ROM_WAIT_STATE_REGS0x0005 F5400x0005 F541是
Flash0CtrlRegs(2)FLASH_CTRL_REGS0x0005 F8000x0005 FAFF是
Flash0EccRegs(2)FLASH_ECC_REGS0x0005 FB000x0005 FB3F是
(1) CPU（不适用于 CLA 或 DMA）包含先写后读保护模式，以确保在受保护地址范围内，通过延迟读取操作直至启动写入操作，以按写入式执行写入操作之后的任何读取操作。
(2) 这些寄存器的唯一副本存在于每个 CPU 子系统上。
(3) 这些寄存器仅在 CPU1 子系统上可用。
(4) 这些寄存器根据信标映射到 CPU1 或 CPU2。
(5) PieCtrlRegs 和 Cla1SoftIntRegs 的地址重叠是正确的。每个 CPU、C28x 和 CLA 只能访问其中一个寄存器组。