ZHCSUM8J September   2008  – August 2025 TL720M05-Q1

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性（仅适用于 KVU 封装）
    6. 5.6 电气特性（仅适用于 KTT 封装）
    7. 5.7 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 欠压锁定
      2. 7.3.2 热关断
      3. 7.3.3 电流限值
    4. 7.4 器件功能模式
      1. 7.4.1 正常运行
      2. 7.4.2 压降运行
      3. 7.4.3 禁用
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 输入和输出电容器选择
        1. 8.1.1.1 旧芯片电容器选择
        2. 8.1.1.2 新芯片输出电容器
        3. 8.1.1.3 新芯片输入电容器
      2. 8.1.2 压降电压
      3. 8.1.3 反向电流
      4. 8.1.4 功率耗散 (PD)
        1. 8.1.4.1 热性能与铜面积
        2. 8.1.4.2 功率耗散与环境温度之间的关系
      5. 8.1.5 估算结温
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 输入电容器
        2. 8.2.2.2 输出电容器
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 评估模块
      2. 9.1.2 器件命名规则
      3. 9.1.3 开发支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • KVU|3
  • PWP|20
  • KTT|3
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.1.4.1 热性能与铜面积

最常用的热阻 (RθJA) 在很大程度上取决于特定 PCB 设计中内置的散热能力。因此，RθJA 会根据总铜面积、铜重量和平面位置而变化。节 5.4表中记录的 RθJA 由 JEDEC 标准（参阅图 8-1）、PCB 和铜扩散面积决定。RθJA 仅用作封装热性能的相对测量值。对于精心设计的热布局，RθJA 实际上是 RθJCbot 与 PCB 铜产生的热阻的总和。RθJCbot 是封装结至外壳（底部）热阻。

TL720M05-Q1 JEDEC 标准 2s2p PCB图 8-1 JEDEC 标准 2s2p PCB

图 8-2 和图 8-3 展示了 RθJA 和 ψJB 的功能与铜面积和厚度的关系。这些图是使用 101.6mm × 101.6mm × 1.6mm 两层和四层 PCB 生成。对于 4 层板，内部平面使用 1oz 厚度的覆铜。外层均使用 1oz 和 2oz 铜厚度进行模拟。一个 3 × 4（KVU 封装）阵列的热通孔具有 300µm 钻孔直径和 25µm 镀铜，位于器件散热焊盘下方。散热通孔连接顶层和底层，如果是 4 层板，则连接第一个内部 GND 平面。每一层都有一个面积相等的铜平面。

TL720M05-Q1 RθJA 与铜面积间的关系（KVU 封装）图 8-2 RθJA 与铜面积间的关系（KVU 封装）
TL720M05-Q1 ψJB 与铜面积（KVU 封装）图 8-3 ψJB 与铜面积（KVU 封装）