ZHCS328D February   2013  – January 2025 TAS2505

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  主模式下的 I2S/LJF/RJF 时序
    7. 5.7  从模式下的 I2S/LJF/RJF 时序
    8. 5.8  主模式下的 DSP 时序
    9. 5.9  从模式下的 DSP 时序
    10. 5.10 I2C 接口时序
    11. 5.11 SPI 接口时序
    12. 5.12 典型特性
      1. 5.12.1 D 类扬声器驱动器性能
      2. 5.12.2 HP 驱动器性能
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 音频模拟 I/O
      2. 7.3.2 音频 DAC 和音频模拟输出
      3. 7.3.3 DAC
      4. 7.3.4 POR
      5. 7.3.5 时钟生成和 PLL
    4. 7.4 器件功能模式
      1. 7.4.1 数字引脚
      2. 7.4.2 模拟引脚
      3. 7.4.3 多功能引脚
      4. 7.4.4 模拟信号
        1. 7.4.4.1 模拟输入 AINL 和 AINR
      5. 7.4.5 DAC 处理模块-概述
      6. 7.4.6 数字混合和路由
      7. 7.4.7 模拟音频路由
      8. 7.4.8 数字音频和控制接口
        1. 7.4.8.1 数字音频接口
        2. 7.4.8.2 控制接口
          1. 7.4.8.2.1 I2C 控制模式
          2. 7.4.8.2.2 SPI 数字接口
        3. 7.4.8.3 器件特定功能
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 典型配置
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
    8. 10.8 社区资源
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.3 多功能引脚

表 7-1 展示了针对特定功能的可能引脚分配。例如，PLL 输入可编程到 4 个引脚中的任何一个（MCLK、BCLK、DIN、GPIO）。

表 7-1 多功能引脚分配
1234567
引脚功能MCLKBCLKWCLKDINGPIO
/DOUT		SCLKMISO
APLL 输入S(2)S(3)ES(4)
B编解码器时钟输入S(2)、D(5)S(3)S(4)
CI2S BCLK 输入S(3)、D
DI2S BCLK 输出E(1)
EI2S WCLK 输入E、D
FI2S WCLK 输出E
GI2S DINE、D
I通用输出 IE
I通用输出 IIE
J通用输入 IE
J通用输入 IIE
J通用输入 IIIE
KINT1 输出EE
LINT2 输出EE
M次级 I2S BCLK 输入EE
N次级 I2S WCLK 输入EE
O次级 I2S DINEE
P次级 I2S BCLK 输出EE
Q次级 I2S WCLK 输出EE
R次级 I2S DOUTE
S辅助时钟输出EE
(1) E：此引脚专门用于该功能，同一引脚不能实现其他功能。（如果为通用输出分配了 GPIO/DOUT，则不能将其同时用作 INT1输出。）
(2) S(1)：MCLK 引脚可以同时驱动 PLL 和编解码器时钟输入。
(3) S(2)：BCLK 引脚可以同时驱动 PLL、编解码器时钟和音频接口位时钟输入。
(4) S(3)：GPIO/DOUT 引脚可以同时驱动 PLL 和编解码器时钟输入。
(5) D：缺省功能