ZHCS328D February 2013 – January 2025 TAS2505
PRODUCTION DATA
图 4-1 RGE 封装24 引脚 VQFN顶视图| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 编号 | 名称 | ||
| 1 | SPI_SEL | I | 在 SPI 和 I2C 数字接口模式之间进行选择;(1 = SPI 模式)(0 = I2C 模式) |
| 2 | RST | I | 逻辑、状态机和数字滤波器复位;置位为低电平。 |
| 3 | AINL | I | 模拟单端线路左侧输入 |
| 4 | AINR | I | 模拟单端线路右侧输入 |
| 5 | NC | O | 无连接(保持未连接) |
| 6 | AVSS | GND | 模拟地,0V |
| 7 | AVDD | PWR | 模拟内核电源电压,1.5V 至 1.95V |
| 8 | LDO_SEL | I | 接地。 |
| 9 | SPKM | O | D 类扬声器驱动器反相输出 |
| 10 | SPKVDD | PWR | D 类扬声器驱动器电源 |
| 11 | SPKVSS | PWR | D 类扬声器驱动器电源接地电源 |
| 12 | SPKP | O | D 类扬声器驱动器同相输出 |
| 13 | DIN | I | 音频串行数据总线输入数据 |
| 14 | WCLK | I/O | 音频串行数据总线字时钟 |
| 15 | BCLK | I/O | 音频串行数据总线位时钟 |
| 16 | MCLK | I | 用于 CLK 乘法器 - PLL 的主 CLK 输入/基准 CLK(在启动时,PLLCLK = CLKIN) |
| 17 | MISO | O | SPI 串行数据输出 |
| 18 | GPIO/DOUT | I/O/Z | GPIO/音频串行总线输出 |
| 19 | SCL/SSZ | I | I2C 输入串行时钟或 SPI 片选信号,具体取决于 SPI_SEL 状态 |
| 20 | SDA/MOSI | I | I2C 串行数据输入或 SPI 串行数据输入,具体取决于 SPI_SEL 状态。 |
| 21 | SCLK | I | SPI 接口的串行时钟 |
| 22 | IOVDD | PWR | I/O 电源,1.1V 至 3.6V |
| 23 | DVDD | PWR | 数字电源,1.65V 至 1.95V |
| 24 | DVSS | GND | 数字接地,0V |