ZHCS328D February   2013  – January 2025 TAS2505

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  主模式下的 I2S/LJF/RJF 时序
    7. 5.7  从模式下的 I2S/LJF/RJF 时序
    8. 5.8  主模式下的 DSP 时序
    9. 5.9  从模式下的 DSP 时序
    10. 5.10 I2C 接口时序
    11. 5.11 SPI 接口时序
    12. 5.12 典型特性
      1. 5.12.1 D 类扬声器驱动器性能
      2. 5.12.2 HP 驱动器性能
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 音频模拟 I/O
      2. 7.3.2 音频 DAC 和音频模拟输出
      3. 7.3.3 DAC
      4. 7.3.4 POR
      5. 7.3.5 时钟生成和 PLL
    4. 7.4 器件功能模式
      1. 7.4.1 数字引脚
      2. 7.4.2 模拟引脚
      3. 7.4.3 多功能引脚
      4. 7.4.4 模拟信号
        1. 7.4.4.1 模拟输入 AINL 和 AINR
      5. 7.4.5 DAC 处理模块-概述
      6. 7.4.6 数字混合和路由
      7. 7.4.7 模拟音频路由
      8. 7.4.8 数字音频和控制接口
        1. 7.4.8.1 数字音频接口
        2. 7.4.8.2 控制接口
          1. 7.4.8.2.1 I2C 控制模式
          2. 7.4.8.2.2 SPI 数字接口
        3. 7.4.8.3 器件特定功能
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 典型配置
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
    8. 10.8 社区资源
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.5 DAC 处理模块-概述

TAS2505 通过处理块实现信号处理功能和内插滤波。利用这些固定处理块，用户能够选择他们可以使用多少信号处理和哪种类型的信号处理，以及应用哪一个内插滤波器。

通过选择这些处理块，系统设计人员能够在节能和信号处理灵活性之间实现平衡。表 7-2 概述了 DAC 通道所有可用的处理块及其属性。资源类列给出了数字 (DVDD) 电源功耗的近似表示；但是，根据带外噪声频谱，驱动器的模拟功耗 (AVDD) 可能有所不同。

可用的信号处理块包括：

  • 一阶 IIR
  • 可扩展的双二阶滤波器数

这些处理模块针对常见情况进行了调优，可实现高镜像抑制或低群延迟与各种信号处理效果的组合，如音频效果和频率整形。可用的一阶 IIR 和双二阶滤波器具有用户完全可编程的系数。

表 7-2 概述 – DAC 预定义处理块
处理
块编号		内插滤波器通道一阶
IIR 可用		双二阶数资源类
PRB_P1A单声道是66
PRB_P2A单声道否34
PRB_P3B单声道是64

更多详细信息请见 TAS2505 应用参考指南 (SLAU472)。