ZHCS328D February   2013  – January 2025 TAS2505

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  主模式下的 I2S/LJF/RJF 时序
    7. 5.7  从模式下的 I2S/LJF/RJF 时序
    8. 5.8  主模式下的 DSP 时序
    9. 5.9  从模式下的 DSP 时序
    10. 5.10 I2C 接口时序
    11. 5.11 SPI 接口时序
    12. 5.12 典型特性
      1. 5.12.1 D 类扬声器驱动器性能
      2. 5.12.2 HP 驱动器性能
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 音频模拟 I/O
      2. 7.3.2 音频 DAC 和音频模拟输出
      3. 7.3.3 DAC
      4. 7.3.4 POR
      5. 7.3.5 时钟生成和 PLL
    4. 7.4 器件功能模式
      1. 7.4.1 数字引脚
      2. 7.4.2 模拟引脚
      3. 7.4.3 多功能引脚
      4. 7.4.4 模拟信号
        1. 7.4.4.1 模拟输入 AINL 和 AINR
      5. 7.4.5 DAC 处理模块-概述
      6. 7.4.6 数字混合和路由
      7. 7.4.7 模拟音频路由
      8. 7.4.8 数字音频和控制接口
        1. 7.4.8.1 数字音频接口
        2. 7.4.8.2 控制接口
          1. 7.4.8.2.1 I2C 控制模式
          2. 7.4.8.2.2 SPI 数字接口
        3. 7.4.8.3 器件特定功能
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 典型配置
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
    8. 10.8 社区资源
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.8.1 数字音频接口

音频数据通过数字音频数据串行接口或音频总线，在主机处理器和 TAS2505 之间传输。该器件具有灵活的音频总线，包含左平衡或右平衡数据选项、I2S 或 PCM 协议支持、可编程数据长度选项、用于多通道运行的 TDM 模式、各总线时钟线的主/从灵活配置，以及直接与系统中的多个器件进行通信的能力。

TAS2505 的音频总线可配置为左平衡或右平衡、I2S、DSP 或 TDM 运行模式，在 TDM 模式中支持与标准电话 PCM 接口进行通信。这些模式全部 MSB 优先，并且通过配置页 0 寄存器 27 位 D5-D4，可将数据宽度编程为 16、20、24 或 32 位。此外，字时钟和位时钟还可以独立配置为主模式或从模式，以灵活连接各种处理器。字时钟用于定义帧的起始，可编程为脉冲或方波信号。该时钟的频率对应于所选 DAC 采样频率的最大值。

更多详细信息请见 TAS2505 应用参考指南 (SLAU472)。