ZHCSXB7 November   2024 TAA3020

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求：I2C 接口
    7. 5.7  开关特性：I2C 接口
    8. 5.8  时序要求：TDM、I2S 或 LJ 接口
    9. 5.9  开关特性：TDM、I2S 或 LJ 接口
    10. 5.10 时序要求：PDM 数字麦克风接口
    11. 5.11 开关特性：PDM 数字麦克风接口
    12. 5.12 时序图
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  串行接口
        1. 6.3.1.1 控制串行接口
        2. 6.3.1.2 音频串行接口
          1. 6.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 6.3.1.2.2 IC 间音频 (I2S) 接口
          3. 6.3.1.2.3 左对齐 (LJ) 接口
        3. 6.3.1.3 通过共享总线使用多个器件
      2. 6.3.2  锁相环 (PLL) 和时钟生成
      3. 6.3.3  输入通道配置
      4. 6.3.4  基准电压
      5. 6.3.5  可编程麦克风偏置
      6. 6.3.6  信号链处理
        1. 6.3.6.1 可编程通道增益和数字音量控制
        2. 6.3.6.2 可编程通道增益校准
        3. 6.3.6.3 可编程通道相位校准
        4. 6.3.6.4 可编程数字高通滤波器
        5. 6.3.6.5 可编程数字双二阶滤波器
        6. 6.3.6.6 可编程通道加法器和数字混频器
        7. 6.3.6.7 可配置数字抽取滤波器
          1. 6.3.6.7.1 线性相位滤波器
            1. 6.3.6.7.1.1 采样速率：7.35kHz 至 8kHz
            2. 6.3.6.7.1.2 采样速率：14.7kHz 至 16kHz
            3. 6.3.6.7.1.3 采样速率：22.05kHz 至 24kHz
            4. 6.3.6.7.1.4 采样速率：29.4kHz 至 32kHz
            5. 6.3.6.7.1.5 采样速率：44.1kHz 至 48kHz
            6. 6.3.6.7.1.6 采样速率：88.2kHz 至 96kHz
            7. 6.3.6.7.1.7 采样速率：176.4kHz 至 192kHz
            8. 6.3.6.7.1.8 采样速率：352.8kHz 至 384kHz
            9. 6.3.6.7.1.9 采样速率：705.6kHz 至 768kHz
          2. 6.3.6.7.2 低延迟滤波器
            1. 6.3.6.7.2.1 采样速率：14.7kHz 至 16kHz
            2. 6.3.6.7.2.2 采样速率：22.05kHz 至 24kHz
            3. 6.3.6.7.2.3 采样速率：29.4kHz 至 32kHz
            4. 6.3.6.7.2.4 采样速率：44.1kHz 至 48kHz
            5. 6.3.6.7.2.5 采样速率：88.2kHz 至 96kHz
            6. 6.3.6.7.2.6 采样速率：176.4kHz 至 192kHz
          3. 6.3.6.7.3 超低延迟滤波器
            1. 6.3.6.7.3.1 采样速率：14.7kHz 至 16kHz
            2. 6.3.6.7.3.2 采样速率：22.05kHz 至 24kHz
            3. 6.3.6.7.3.3 采样速率：29.4kHz 至 32kHz
            4. 6.3.6.7.3.4 采样速率：44.1kHz 至 48kHz
            5. 6.3.6.7.3.5 采样速率：88.2kHz 至 96kHz
            6. 6.3.6.7.3.6 采样速率：176.4kHz 至 192kHz
            7. 6.3.6.7.3.7 采样速率：352.8kHz 至 384kHz
      7. 6.3.7  自动增益控制器 (AGC)
      8. 6.3.8  语音活动检测 (VAD)
      9. 6.3.9  数字 PDM 麦克风录音通道
      10. 6.3.10 中断、状态和数字 I/O 引脚多路复用
    4. 6.4 器件功能模式
      1. 6.4.1 睡眠模式或软件关断
      2. 6.4.2 工作模式
      3. 6.4.3 软件复位
    5. 6.5 编程
      1. 6.5.1 控制串行接口
        1. 6.5.1.1 I2C 控制接口
          1. 6.5.1.1.1 常规 I2C 运行
            1. 6.5.1.1.1.1 I2C 单字节和多字节传输
              1. 6.5.1.1.1.1.1 I2C 单字节写入
              2. 6.5.1.1.1.1.2 I2C 多字节写入
              3. 6.5.1.1.1.1.3 I2C 单字节读取
              4. 6.5.1.1.1.1.4 I2C 多字节读取
  8. 7 寄存器映射
    1. 7.1 器件配置寄存器
    2. 7.2 Page_0 寄存器
    3. 7.3 Page_1 寄存器
    4. 7.4 可编程系数寄存器
      1. 7.4.1 可编程系数寄存器：第 2 页
      2. 7.4.2 可编程系数寄存器：第 3 页
      3. 7.4.3 可编程系数寄存器：第 4 页
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 双通道模拟麦克风录音
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 EVM 设置的器件寄存器配置脚本示例
      2. 8.2.2 四通道数字 PDM 麦克风录音
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
          1. 8.2.2.2.1 EVM 设置的器件寄存器配置脚本示例
    3. 8.3 应做事项和禁止事项
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 封装选项附录
    2. 11.2 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.2 Page_0 寄存器

表 7-1 列出了 Page_0 寄存器的存储器映射寄存器。表 7-1 中未列出的所有寄存器偏移地址都应视为保留的位置，并且不应修改寄存器内容。

表 7-1 PAGE_0 寄存器
地址首字母缩写词寄存器名称复位值部分
0x0PAGE_CFG器件页寄存器0x00节 7.2.1
0x1SW_RESET软件复位寄存器0x00节 7.2.2
0x2SLEEP_CFG睡眠模式寄存器0x00节 7.2.3
0x5SHDN_CFG关断配置寄存器0x05节 7.2.4
0x7ASI_CFG0ASI 配置寄存器 00x30节 7.2.5
0x8ASI_CFG1ASI 配置寄存器 10x00节 7.2.6
0x9ASI_CFG2ASI 配置寄存器 20x00节 7.2.7
0xAASI_MIX_CFGASI 输入混合配置寄存器0x00节 7.2.8
0xBASI_CH1通道 1 ASI 时隙配置寄存器0x00节 7.2.9
0xCASI_CH2通道 2 ASI 时隙配置寄存器0x01节 7.2.10
0xDASI_CH3通道 3 ASI 时隙配置寄存器0x02节 7.2.11
0xEASI_CH4通道 4 ASI 时隙配置寄存器0x03节 7.2.12
0x13MST_CFG0ASI 主模式配置寄存器 00x02节 7.2.13
0x14MST_CFG1ASI 主模式配置寄存器 10x48节 7.2.14
0x15ASI_STSASI 总线时钟监控状态寄存器0xFF节 7.2.15
0x16CLK_SRC时钟源配置寄存器 00x10节 7.2.16
0x1FPDMCLK_CFGPDM 时钟生成配置寄存器0x40节 7.2.17
0x20PDMIN_CFGPDM DINx 采样边沿寄存器0x00节 7.2.18
0x21GPIO_CFG0GPIO 配置寄存器 00x22节 7.2.19
0x22GPO_CFG0GPO 配置寄存器 00x00节 7.2.20
0x29GPO_VALGPIO、GPO 输出值寄存器0x00节 7.2.21
0x2AGPIO_MONGPIO 监控值寄存器0x00节 7.2.22
0x2BGPI_CFG0GPI 配置寄存器 00x00节 7.2.23
0x2FGPI_MONGPI 监控值寄存器0x00节 7.2.24
0x32INT_CFG中断配置寄存器0x00节 7.2.25
0x33INT_MASK0中断屏蔽寄存器 00xFF节 7.2.26
0x36INT_LTCH0锁存中断读回寄存器 00x00节 7.2.27
0x3ACM_TOL_CFGADC 共模配置寄存器0x00节 7.2.28
0x3BBIAS_CFG偏置和 ADC 配置寄存器0x00节 7.2.29
0x3CCH1_CFG0通道 1 配置寄存器 00x00节 7.2.30
0x3DCH1_CFG1通道 1 配置寄存器 10x00节 7.2.31
0x3ECH1_CFG2通道 1 配置寄存器 20xC9节 7.2.32
0x3FCH1_CFG3通道 1 配置寄存器 30x80节 7.2.33
0x40CH1_CFG4通道 1 配置寄存器 40x00节 7.2.34
0x41CH2_CFG0通道 2 配置寄存器 00x00节 7.2.35
0x42CH2_CFG1通道 2 配置寄存器 10x00节 7.2.36
0x43CH2_CFG2通道 2 配置寄存器 20xC9节 7.2.37
0x44CH2_CFG3通道 2 配置寄存器 30x80节 7.2.38
0x45CH2_CFG4通道 2 配置寄存器 40x00节 7.2.39
0x48CH3_CFG2通道 3 配置寄存器 20xC9节 7.2.40
0x49CH3_CFG3通道 3 配置寄存器 30x80节 7.2.41
0x4ACH3_CFG4通道 3 配置寄存器 40x00节 7.2.42
0x4DCH4_CFG2通道 4 配置寄存器 20xC9节 7.2.43
0x4ECH4_CFG3通道 4 配置寄存器 30x80节 7.2.44
0x4FCH4_CFG4通道 4 配置寄存器 40x00节 7.2.45
0x6BDSP_CFG0DSP 配置寄存器 00x01节 7.2.46
0x6CDSP_CFG1DSP 配置寄存器 10x40节 7.2.47
0x70AGC_CFG0AGC 配置寄存器 00xE7节 7.2.48
0x71GAIN_CFG增益变化配置0x00节 7.2.49
0x73IN_CH_EN输入通道使能配置寄存器0xC0节 7.2.50
0x74ASI_OUT_CH_ENASI 输出通道使能配置寄存器0x00节 7.2.51
0x75PWR_CFG上电配置寄存器0x00节 7.2.52
0x76DEV_STS0器件状态值寄存器 00x00节 7.2.53
0x77DEV_STS1器件状态值寄存器 10x80节 7.2.54
0x7EI2C_CKSUMI2C 校验和寄存器0x00节 7.2.55

7.2.1 PAGE_CFG 寄存器（地址 = 0x0）[复位 = 0x00]

表 7-2 展示了 PAGE_CFG。

返回到汇总表。

器件存储器映射分为多个页面。该寄存器设置页。

表 7-2 PAGE_CFG 寄存器字段说明
位字段类型复位说明
7-0PAGE[7:0]R/W00000000b这些位设置器件页。
0d = 第 0 页
1d = 第 1 页
2d 至 254d = 第 2 页至第 254 页
255d = 第 255 页

7.2.2 SW_RESET 寄存器（地址 = 0x1）[复位 = 0x00]

表 7-3 展示了 SW_RESET。

返回到汇总表。

该寄存器是软件复位寄存器。软件复位置为有效会将所有寄存器值置于其默认上电复位 (POR) 状态。

表 7-3 SW_RESET 寄存器字段说明
位字段类型复位说明
7-1RESERVEDR0b保留位；仅写入复位值
0SW_RESETR/W0b软件复位。此位可自行清除。
0d = 不复位
1d = 将所有寄存器复位为其复位值

7.2.3 SLEEP_CFG 寄存器（地址 = 0x2）[复位 = 0x00]

表 7-4 中展示了 SLEEP_CFG。

返回到汇总表。

该寄存器用于配置稳压器、VREF 快速充电、I2C 广播和睡眠模式。

表 7-4 SLEEP_CFG 寄存器字段说明
位字段类型复位说明
7AREG_SELECTR/W0b从内部稳压器电源或外部 AREG 电源选择模拟电源。
0d = 外部 1.8V AREG 电源（当 AVDD 为 1.8V 且 AREG 与 AVDD 短接时使用该设置）
1d = 内部使用片上稳压器生成的 1.8V AREG 电源（当 AVDD 为 3.3V 时使用该设置）
6-5RESERVEDR0b保留位；仅写入复位值
4-3VREF_QCHG[1:0]R/W00bVREF 外部电容器的快速充电持续时间使用 200Ω 的内部串联电阻来设置。
0d = VREF 快速充电持续时间为 3.5ms（典型值）
1d = VREF 快速充电持续时间为 10ms（典型值）
2d = VREF 快速充电持续时间为 50ms（典型值）
3d = VREF 快速充电持续时间为 100ms（典型值）
2I2C_BRDCAST_ENR/W0bI2C 广播寻址设置。
0d = 禁用 I2C 广播模式
1d = 启用 I2C 广播模式；I2C 目标地址固定为 1001 100
1RESERVEDR0b保留位；仅写入复位值
0SLEEP_ENZR/W0b睡眠模式设置。
0d = 器件处于睡眠模式
1d = 器件未处于睡眠模式

7.2.4 SHDN_CFG 寄存器（地址 = 0x5）[复位 = 0x05]

表 7-5 中展示了 SHDN_CFG。

返回到汇总表。

该寄存器配置器件关断。

表 7-5 SHDN_CFG 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0b保留位；仅写入复位值
5-4INCAP_QCHG[1:0]R/W00b外部交流耦合电容器的快速充电持续时间使用 800Ω 的内部串联电阻来设置。
0d = INxP、INxM 快速充电持续时间为 2.5ms（典型值）
1d = INxP、INxM 快速充电持续时间为 12.5ms（典型值）
2d = INxP、INxM 快速充电持续时间为 25ms（典型值）
3d = INxP、INxM 快速充电持续时间为 50ms（典型值）
3-2RESERVEDR0b保留位；仅写入复位值
1-0RESERVEDR0b保留位；仅写入复位值

7.2.5 ASI_CFG0 寄存器（地址 = 0x7）[复位 = 0x30]

表 7-6 展示了 ASI_CFG0。

返回到汇总表。

该寄存器是 ASI 配置寄存器 0。

表 7-6 ASI_CFG0 寄存器字段说明
位字段类型复位说明
7-6ASI_FORMAT[1:0]R/W00bASI 协议格式。
0d = TDM 模式
1d = I2S 模式
2d = LJ（左平衡）模式
3d = 保留；不使用
5-4ASI_WLEN[1:0]R/W11bASI 字长或时隙长度。
0d = 16 位（建议将此设置与 10kΩ 或 20kΩ 输入阻抗配置一起使用）
1d = 20 位
2d = 24 位
3d = 32 位
3FSYNC_POLR/W0bASI FSYNC 极性。
0d = 符合标准协议的默认极性
1d = 相对于标准协议的反向极性
2BCLK_POLR/W0bASI BCLK 极性。
0d = 符合标准协议的默认极性
1d = 相对于标准协议的反向极性
1TX_EDGER/W0bASI 数据输出（在主要和辅助数据引脚上）发送边沿。
0d = 基于位 2 (BCLK_POL) 中协议配置设置的默认边沿
1d = 相对于默认边沿设置的反相随后边沿（半个周期延迟）
0TX_FILLR/W0b任何未使用周期的 ASI 数据输出（在主要和辅助数据引脚上）
0d = 针对未使用周期始终发送 0
1d = 针对未使用周期始终使用高阻态

7.2.6 ASI_CFG1 寄存器（地址 = 0x8）[复位 = 0x00]

表 7-7 展示了 ASI_CFG1。

返回到汇总表。

该寄存器是 ASI 配置寄存器 1。

表 7-7 ASI_CFG1 寄存器字段说明
位字段类型复位说明
7TX_LSBR/W0b用于 LSB 传输的 ASI 数据输出（在主要和辅助数据引脚上）。
0d = 在一个完整周期内发送 LSB
1d = 在前半个周期内发送 LSB，在后半个周期内发送高阻态
6-5TX_KEEPER[1:0]R/W00bASI 数据输出（在主要和辅助数据引脚上）总线保持器。
0d = 始终禁用总线保持器
1d = 始终启用总线保持器
2d = 总线保持器仅在 LSB 传输期间启用一个周期
3d = 总线保持器仅在 LSB 传输期间启用一个半周期
4-0TX_OFFSET[4:0]R/W00000bASI 数据 MSB 时隙 0 偏移（在主要和辅助数据引脚上）。
0d = ASI 数据 MSB 位置没有偏移，并符合标准协议
1d = 一个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移
2d = 两个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）的偏移
3d 至 30d = 根据配置分配的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移
31d = 31 个 BCLK 周期相对于标准协议的 ASI 数据 MSB 位置（TDM 模式是时隙 0 或 I2S，LJ 模式是左侧和右侧时隙 0）偏移

7.2.7 ASI_CFG2 寄存器（地址 = 0x9）[复位 = 0x00]

表 7-8 展示了 ASI_CFG2。

返回到汇总表。

该寄存器是 ASI 配置寄存器 2。

表 7-8 ASI_CFG2 寄存器字段说明
位字段类型复位说明
7ASI_DAISYR/W0bASI 菊花链连接。
0d = 所有器件都连接在通用 ASI 总线中
1d = 所有器件都以菊花链形式连接 ASI 总线。仅在禁用 ASI 输入混合时才支持此功能，有关 ASI 输入混合特性的详细信息，请参阅寄存器 10。
6RESERVEDR0b保留位；仅写入复位值
5ASI_ERRR/W0bASI 总线错误检测。
0d = 启用总线错误检测
1d = 禁用总线错误检测
4ASI_ERR_RCOVR/W0bASI 总线错误自动恢复。
0d = 启用总线错误恢复后自动恢复
1d = 禁用总线错误恢复后自动恢复，并在主机配置器件之前保持断电状态
3RESERVEDR0b保留位；仅写入复位值
2-0RESERVEDR0b保留位；仅写入复位值

7.2.8 ASI_MIX_CFG 寄存器（地址 = 0xA）[复位 = 0x00]

表 7-9 中展示了 ASI_MIX_CFG。

返回到汇总表。

该寄存器是 ASI 输入混合配置寄存器。

表 7-9 ASI_MIX_CFG 寄存器字段说明
位字段类型复位说明
7-6ASI_MIX_SEL[1:0]R/W00bASI 输入（来自 GPIx 或 GPIO）与通道数据混合选择。
0d = 无混合
1d = 通道 1 和通道 2 输出数据与通道 1（时隙 0）上的 ASI 输入数据混合
2d = 通道 1 和通道 2 输出数据与通道 2（时隙 1）上的 ASI 输入数据混合
3d = 两个通道的数据分别与 ASI 输入数据混合。将 asi_in_ch_1 与通道 1 输出数据混合，并以类似方式将 asi_in_ch_2 与通道 2 输出数据混合
5-4ASI_GAIN_SEL[1:0]R/W00b混合到通道数据之前的 ASI 输入数据增益选择。
0d = 无增益
1d = asi 输入数据增益为 -6dB
2d = asi 输入数据增益为 -12dB
3d = asi 输入数据增益为 -18dB
3ASI_IN_INVERSER/W0b在混合到通道数据之前反转 ASI 输入数据。
0d = ASI 输入数据未反转
1d = 在与通道数据混合之前对 ASI 输入数据反转
2RESERVEDR0b保留位；仅写入复位值
1RESERVEDR0b保留位；仅写入复位值
0RESERVEDR0b保留位；仅写入复位值

7.2.9 ASI_CH1 寄存器（地址 = 0xB）[复位 = 0x00]

表 7-10 展示了 ASI_CH1。

返回到汇总表。

该寄存器是通道 1 的 ASI 时隙配置寄存器。

表 7-10 ASI_CH1 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0b保留位；仅写入复位值
5-0CH1_SLOT[5:0]R/W000000b通道 1 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是左侧时隙 31
32d = TDM 是时隙 32 或 I2S，LJ 是右侧时隙 0
33d = TDM 是时隙 33 或 I2S，LJ 是右侧时隙 1
34d 至 62d = 分配的时隙视配置而定
63d = TDM 是时隙 63 或 I2S，LJ 是右侧时隙 31

7.2.10 ASI_CH2 寄存器（地址 = 0xC）[复位 = 0x01]

表 7-11 展示了 ASI_CH2。

返回到汇总表。

该寄存器是通道 2 的 ASI 时隙配置寄存器。

表 7-11 ASI_CH2 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0b保留位；仅写入复位值
5-0CH2_SLOT[5:0]R/W000001b通道 2 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是左侧时隙 31
32d = TDM 是时隙 32 或 I2S，LJ 是右侧时隙 0
33d = TDM 是时隙 33 或 I2S，LJ 是右侧时隙 1
34d 至 62d = 分配的时隙视配置而定
63d = TDM 是时隙 63 或 I2S，LJ 是右侧时隙 31

7.2.11 ASI_CH3 寄存器（地址 = 0xD）[复位 = 0x02]

表 7-12 展示了 ASI_CH3。

返回到汇总表。

该寄存器是通道 3 的 ASI 时隙配置寄存器。

表 7-12 ASI_CH3 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0b保留位；仅写入复位值
5-0CH3_SLOT[5:0]R/W000010b通道 3 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是左侧时隙 31
32d = TDM 是时隙 32 或 I2S，LJ 是右侧时隙 0
33d = TDM 是时隙 33 或 I2S，LJ 是右侧时隙 1
34d 至 62d = 分配的时隙视配置而定
63d = TDM 是时隙 63 或 I2S，LJ 是右侧时隙 31

7.2.12 ASI_CH4 寄存器（地址 = 0xE）[复位 = 0x03]

表 7-13 展示了 ASI_CH4。

返回到汇总表。

该寄存器是通道 4 的 ASI 时隙配置寄存器。

表 7-13 ASI_CH4 寄存器字段说明
位字段类型复位说明
7-6RESERVEDR0b保留位；仅写入复位值
5-0CH4_SLOT[5:0]R/W000011b通道 4 时隙分配。
0d = TDM 是时隙 0 或 I2S，LJ 是左侧时隙 0
1d = TDM 是时隙 1 或 I2S，LJ 是左侧时隙 1
2d 至 30d = 分配的时隙视配置而定
31d = TDM 是时隙 31 或 I2S，LJ 是左侧时隙 31
32d = TDM 是时隙 32 或 I2S，LJ 是右侧时隙 0
33d = TDM 是时隙 33 或 I2S，LJ 是右侧时隙 1
34d 至 62d = 分配的时隙视配置而定
63d = TDM 是时隙 63 或 I2S，LJ 是右侧时隙 31

7.2.13 MST_CFG0 寄存器（地址 = 0x13）[复位 = 0x02]

表 7-14 展示了 MST_CFG0。

返回到汇总表。

该寄存器是 ASI 主模式配置寄存器 0。

表 7-14 MST_CFG0 寄存器字段说明
位字段类型复位说明
7MST_SLV_CFGR/W0bASI 主器件或从器件配置寄存器设置。
0d = 器件处于从模式（BCLK 和 FSYNC 都是器件的输入）
1d = 器件处于主模式（BCLK 和 FSYNC 都由器件生成）
6AUTO_CLK_CFGR/W0b自动时钟配置设置。
0d = 启用自动时钟配置（所有内部时钟分频器和 PLL 配置都是自动派生的）
1d = 禁用自动时钟配置（必须将自定义模式和器件 GUI 用于器件配置设置）
5AUTO_MODE_PLL_DISR/W0b自动模式 PLL 设置。
0d = 在自动时钟配置中启用 PLL
1d = 在自动时钟配置中禁用 PLL
4BCLK_FSYNC_GATER/W0bBCLK 和 FSYNC 时钟选通（当器件处于主模式时有效）。
0d = 不选通 BCLK 和 FSYNC
1d = 在主模式下从器件发送 BCLK 和 FSYNC 时强制选通 BCLK 和 FSYNC
3FS_MODER/W0b采样速率设置（器件处于主模式时有效）。
0d = fS 是 48kHz 的倍数（或约数）
1d = fS 是 44.1kHz 的倍数（或约数）
2-0MCLK_FREQ_SEL[2:0]R/W010b这些位为 PLL 源时钟输入选择 MCLK（GPIO 或 GPIx）频率（在器件处于主模式且 MCLK_FREQ_SEL_MODE = 0 时有效）。
0d = 12MHz
1d = 12.288MHz
2d = 13MHz
3d = 16MHz
4d = 19.2MHz
5d = 19.68MHz
6d = 24MHz
7d = 24.576MHz

7.2.14 MST_CFG1 寄存器（地址 = 0x14）[复位 = 0x48]

表 7-15 展示了 MST_CFG1。

返回到汇总表。

该寄存器是 ASI 主模式配置寄存器 1。

表 7-15 MST_CFG1 寄存器字段说明
位字段类型复位说明
7-4FS_RATE[3:0]R/W0100bASI 总线的已编程采样速率（当器件配置为从模式自动时钟配置时不使用）。
0d = 7.35kHz 或 8kHz
1d = 14.7kHz 或 16kHz
2d = 22.05kHz 或 24kHz
3d = 29.4kHz 或 32kHz
4d = 44.1kHz 或 48kHz
5d = 88.2kHz 或 96kHz
6d = 176.4kHz 或 192kHz
7d = 352.8kHz 或 384kHz
8d = 705.6kHz 或 768kHz
9d 至 15d = 保留；不使用
3-0FS_BCLK_RATIO[3:0]R/W1000bASI 总线的已编程 BCLK 与 FSYNC 频率比（当器件配置为从模式自动时钟配置时不使用）。
0d = 比率为 16
1d = 比率为 24
2d = 比率为 32
3d = 比率为 48
4d = 比率为 64
5d = 比率为 96
6d = 比率为 128
7d = 比率为 192
8d = 比率为 256
9d = 比率为 384
10d = 比率为 512
11d = 比率为 1024
12d = 比率为 2048
13d 至 15d = 保留；不使用

7.2.15 ASI_STS 寄存器（地址 = 0x15）[复位 = 0xFF]

表 7-16 中展示了 ASI_STS。

返回到汇总表。

该寄存器是 ASI 总线时钟监控状态寄存器。

表 7-16 ASI_STS 寄存器字段说明
位字段类型复位说明
7-4FS_RATE_STS[3:0]R1111b检测到的 ASI 总线采样速率。
0d = 7.35kHz 或 8kHz
1d = 14.7kHz 或 16kHz
2d = 22.05kHz 或 24kHz
3d = 29.4kHz 或 32kHz
4d = 44.1kHz 或 48kHz
5d = 88.2kHz 或 96kHz
6d = 176.4kHz 或 192kHz
7d = 352.8kHz 或 384kHz
8d = 705.6kHz 或 768kHz
9d 至 14d = 保留状态
15d = 无效采样速率
3-0FS_RATIO_STS[3:0]R1111b检测到的 ASI 总线 BCLK 与 FSYNC 频率比。
0d = 比率为 16
1d = 比率为 24
2d = 比率为 32
3d = 比率为 48
4d = 比率为 64
5d = 比率为 96
6d = 比率为 128
7d = 比率为 192
8d = 比率为 256
9d = 比率为 384
10d = 比率为 512
11d = 比率为 1024
12d = 比率为 2048
13d 至 14d = 保留状态
15d = 无效的比率

7.2.16 CLK_SRC 寄存器（地址 = 0x16）[复位 = 0x10]

表 7-17 中展示了 CLK_SRC。

返回到汇总表。

该寄存器是时钟源配置寄存器。

表 7-17 CLK_SRC 寄存器字段说明
位字段类型复位说明
7DIS_PLL_SLV_CLK_SRCR/W0b当器件配置为在从模式的自动时钟配置中禁用 PLL 时的音频根时钟源设置 (AUTO_MODE_PLL_DIS = 1)。
0d = BCLK 用作音频根时钟源
1d = MCLK（GPIO 或 GPIx）用作音频根时钟源（MCLK 与 FSYNC 之比视 MCLK_RATIO_SEL 设置而定）
6MCLK_FREQ_SEL_MODER/W0b主模式 MCLK（GPIO 或 GPIx）频率选择模式（当器件处于自动时钟配置时有效）。
0d = MCLK 频率基于 MCLK_FREQ_SEL (P0_R19) 配置
1d = MCLK 频率在 MCLK_RATIO_SEL (P0_R22) 配置中指定为 FSYNC 的倍数
5-3MCLK_RATIO_SEL[2:0]R/W010b这些位为主模式或当 MCLK 在从模式下用作音频根时钟源时选择 MCLK（GPIO 或 GPIx）与 FSYNC 之比。
0d = 比率为 64
1d = 比率为 256
2d = 比率为 384
3d = 比率为 512
4d = 比率为 768
5d = 比率为 1024
6d = 比率为 1536
7d = 比率为 2304
2RESERVEDR0b保留位；仅写入复位值
1INV_BCLK_FOR_FSYNCR/W0b在主模式配置中，仅对 BCLK 的极性进行反转来生成 FSYNC。
0d = 不反转 BCLK 极性来生成 FSYNC
1d = 反转 BCLK 极性来生成 FSYNC
0RESERVEDR0b保留位；仅写入复位值

7.2.17 PDMCLK_CFG 寄存器（地址 = 0x1F）[复位 = 0x40]

表 7-18 中展示了 PDMCLK_CFG。

返回到汇总表。

该寄存器是 PDM 时钟生成配置寄存器。

表 7-18 PDMCLK_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0b保留位；仅写入复位值
6-2RESERVEDR0b保留位；仅写入复位值
1-0PDMCLK_DIV[1:0]R/W00bPDMCLK 分频器值。
0d = PDMCLK 为 2.8224MHz 或 3.072MHz
1d = PDMCLK 为 1.4112MHz 或 1.536MHz
2d = PDMCLK 为 705.6kHz 或 768kHz
3d = PDMCLK 为 5.6448MHz 或 6.144MHz（仅适用于 PDM 通道 1 和 2）

7.2.18 PDMIN_CFG 寄存器（地址 = 0x20）[复位 = 0x00]

表 7-19 中展示了 PDMIN_CFG。

返回到汇总表。

该寄存器是 PDM DINx 采样边沿配置寄存器。

表 7-19 PDMIN_CFG 寄存器字段说明
位字段类型复位说明
7PDMDIN1_EDGER/W0b用于通道 1 和通道 2 数据的 PDMCLK 锁存边沿。
0d = 通道 1 数据在负边沿上锁存，通道 2 数据在正边沿上锁存
1d = 通道 1 数据在正边沿上锁存，通道 2 数据在负边沿上锁存
6RESERVEDR0b保留位；仅写入复位值
5-0RESERVEDR0b保留位；仅写入复位值

7.2.19 GPIO_CFG0 寄存器（地址 = 0x21）[复位 = 0x22]

表 7-20 展示了 GPIO_CFG0。

返回到汇总表。

该寄存器是 GPIO 配置寄存器 0。

表 7-20 GPIO_CFG0 寄存器字段说明
位字段类型复位说明
7-4GPIO1_CFG[3:0]R/W0010bGPIO1 配置。
0d = 禁用 GPIO1
1d = GPIO1 配置为通用输出 (GPO)
2d = GPIO1 配置为器件中断输出 (IRQ)
3d = 保留；不使用
4d = GPIO1 配置为 PDM 时钟输出 (PDMCLK)
5d = 保留；不使用
6d = 保留；不使用
7d = PD 所有 ADC 通道
8d = GPIO1 配置为控制 MICBIAS 何时开启或关闭的输入 (MICBIAS_EN)
9d = GPIO1 配置为通用输入 (GPI)
10d = GPIO1 配置为主时钟输入 (MCLK)
11d = GPIO1 配置为菊花链的 ASI 输入或用于混音的 ASI 输入 (SDIN)
12d = GPIO1 配置为通道 1 和通道 2 的 PDM 数据输入 (PDMDIN1)
13d = GPIO1 配置为通道 3 和通道 4 的 PDM 数据输入 (PDMDIN2)
14d 至 15d = 保留；不使用
3RESERVEDR0b保留位；仅写入复位值
2-0GPIO1_DRV[2:0]R/W010bGPIO1 输出驱动配置。
0d = 高阻态输出
1d = 驱动低电平有效和高电平有效
2d = 驱动低电平有效和弱高电平
3d = 驱动低电平有效和高阻态
4d = 驱动弱低电平和高电平有效
5d = 驱动高阻态和高电平有效
6d 至 7d = 保留；不使用

7.2.20 GPO_CFG0 寄存器（地址 = 0x22）[复位 = 0x00]

表 7-21 展示了 GPO_CFG0。

返回到汇总表。

该寄存器是 GPO 配置寄存器 0。

表 7-21 GPO_CFG0 寄存器字段说明
位字段类型复位说明
7-4GPO1_CFG[3:0]R/W0000bIN2M_GPO1 (GPO1) 配置。
0d = GPO1 禁用
1d = GPO1 配置为通用输出 (GPO)
2d = GPO1 配置为器件中断输出 (IRQ)
3d = 保留；不使用
4d = GPO1 配置为 PDM 时钟输出 (PDMCLK)
5d 至 15d = 保留；不使用
3RESERVEDR0b保留位；仅写入复位值
2-0GPO1_DRV[2:0]R/W000bIN2M_GPO1 (GPO1) 输出驱动配置。
0d = 高阻态输出
1d = 驱动低电平有效和高电平有效
2d = 保留；不使用
3d = 驱动低电平有效和高阻态
4d = 保留；不使用
5d = 驱动高阻态和高电平有效
6d 至 7d = 保留；不使用

7.2.21 GPO_VAL 寄存器（地址 = 0x29）[复位 = 0x00]

表 7-22 中展示了 GPO_VAL。

返回到汇总表。

该寄存器是 GPIO 和 GPO 输出值寄存器。

表 7-22 GPO_VAL 寄存器字段说明
位字段类型复位说明
7GPIO1_VALR/W0b配置为 GPO 时的 GPIO1 输出值。
0d = 驱动值为 0 的输出
1d = 驱动值为 1 的输出
6GPO1_VALR/W0b配置为 GPO 时的 GPO1 输出值。
0d = 驱动值为 0 的输出
1d = 驱动值为 1 的输出
5-0RESERVEDR0b保留位；仅写入复位值

7.2.22 GPIO_MON 寄存器（地址 = 0x2A）[复位 = 0x00]

表 7-23 中展示了 GPIO_MON。

返回到汇总表。

该寄存器是 GPIO 监控值寄存器。

表 7-23 GPIO_MON 寄存器字段说明
位字段类型复位说明
7GPIO1_MONR0b配置为 GPI 时的 GPIO1 监控值。
0d = 输入监控值 0
1d = 输入监控值 1
6-0RESERVEDR0b保留位；仅写入复位值

7.2.23 GPI_CFG0 寄存器（地址 = 0x2B）[复位 = 0x00]

表 7-24 展示了 GPI_CFG0。

返回到汇总表。

该寄存器是 GPI 配置寄存器 0。

表 7-24 GPI_CFG0 寄存器字段说明
位字段类型复位说明
7RESERVEDR0b保留位；仅写入复位值
6-4GPI1_CFG[2:0]R/W000bIN2P_GPI1 (GPI1) 配置。
0d = 禁用 GPI1
1d = GPI1 配置为通用输入 (GPI)
2d = GPI1 配置为主时钟输入 (MCLK)
3d = GPI1 配置为菊花链的 ASI 输入或用于混音的 ASI 输入 (SDIN)
4d = GPI1 配置为通道 1 和通道 2 的 PDM 数据输入 (PDMDIN1)
5d = GPI1 配置为通道 3 和通道 4 的 PDM 数据输入 (PDMDIN2)
6d = 保留；不使用
7d = PD 所有 ADC 通道
3RESERVEDR0b保留位；仅写入复位值
2-0GPI2_CFG[2:0]R/W000bMICBIAS 作为 GPI2 配置。
0d = 禁用 GPI2
1d = GPI2 配置为通用输入 (GPI)
2d = GPI2 配置为主时钟输入 (MCLK)
3d = GPI2 配置为菊花链的 ASI 输入或用于混音的 ASI 输入 (SDIN)
4d = GPI2 配置为通道 1 和通道 2 的 PDM 数据输入 (PDMDIN1)
5d = GPI2 配置为通道 3 和通道 4 的 PDM 数据输入 (PDMDIN2)
6d = 保留；不使用
7d = PD 所有 ADC 通道

7.2.24 GPI_MON 寄存器（地址 = 0x2F）[复位 = 0x00]

表 7-25 中展示了 GPI_MON。

返回到汇总表。

该寄存器是 GPI 监控值寄存器。

表 7-25 GPI_MON 寄存器字段说明
位字段类型复位说明
7GPI1_MONR0b配置为 GPI 时的 GPI1 监控值。
0d = 输入监控值 0
1d = 输入监控值 1
6GPI2_MONR0bMICBIAS 配置为 GPI 时的 GPI2 监控值。
0d = 输入监控值 0
1d = 输入监控值 1
5-0RESERVEDR0b保留位；仅写入复位值

7.2.25 INT_CFG 寄存器（地址 = 0x32）[复位 = 0x00]

表 7-26 展示了 INT_CFG。

返回到汇总表。

该寄存器是中断配置寄存器。

表 7-26 INT_CFG 寄存器字段说明
位字段类型复位说明
7INT_POLR/W0b中断极性。
0d = 低电平有效 (IRQZ)
1d = 高电平有效 (IRQ)
6-5INT_EVENT[1:0]R/W00b中断事件配置。
0d = INT 在发生任何未屏蔽的锁存中断事件时置为有效
不使用
2d = 在发生任何未屏蔽的锁存中断事件时，INT 每 4ms（典型值）置为有效并持续 2ms（典型值）
3d = 在发生任何未屏蔽的中断事件时，INT 每次在每个脉冲上置为有效并持续 2ms（典型值）
4-3RESERVEDR0b保留位；仅写入复位值
2LTCH_READ_CFGR/W0b中断锁存寄存器回读配置。
0d = 所有中断都可以通过 LTCH 寄存器读取
1d = 只有未屏蔽的中断可以通过 LTCH 寄存器读取
1-0RESERVEDR0b保留位；仅写入复位值

7.2.26 INT_MASK0 寄存器（地址 = 0x33）[复位 = 0xFF]

表 7-27 展示了 INT_MASK0。

返回到汇总表。

该寄存器是中断屏蔽寄存器 0。

表 7-27 INT_MASK0 寄存器字段说明
位字段类型复位说明
7INT_MASK0R/W1bASI 时钟错误屏蔽。
0d = 不屏蔽
1d = 屏蔽
6INT_MASK0R/W1bPLL 锁定中断屏蔽。
0d = 不屏蔽
1d = 屏蔽
5INT_MASK0R/W1bASI 输入混合饱和警报屏蔽。
0d = 不屏蔽
1d = 屏蔽
4INT_MASK0R/W1bVAD 上电检测中断屏蔽。
0d = 不屏蔽
1d = 屏蔽
3INT_MASK0R/W1bVAD 断电检测中断屏蔽。
0d = 不屏蔽
1d = 屏蔽
2RESERVEDR0b保留位；仅写入复位值
1RESERVEDR0b保留位；仅写入复位值
0RESERVEDR0b保留位；仅写入复位值

7.2.27 INT_LTCH0 寄存器（地址 = 0x36）[复位 = 0x00]

表 7-28 展示了 INT_LTCH0。

返回到汇总表。

该寄存器是锁存中断读回寄存器 0。

表 7-28 INT_LTCH0 寄存器字段说明
位字段类型复位说明
7INT_LTCH0R0bASI 总线时钟错误引起的中断（自行清零位）。
0d = 无中断
1d = 中断
6INT_LTCH0R0bPLL LOCK 引起的中断（自行清零位）。
0d = 无中断
1d = 中断
5INT_LTCH0R0bASI 输入混合通道饱和警报引起的中断（自行清零位）。
0d = 无中断
1d = 中断
4INT_LTCH0R0bVAD 上电检测导致的中断（自行清零位）。
0d = 无中断
1d = 中断
3INT_LTCH0R0bVAD 断电检测导致的中断（自行清零位）。
0d = 无中断
1d = 中断
2RESERVEDR0b保留位；仅写入复位值
1RESERVEDR0b保留位；仅写入复位值
0RESERVEDR0b保留位；仅写入复位值

7.2.28 CM_TOL_CFG 寄存器（地址 = 0x3A）[复位 = 0x00]

表 7-29 中展示了 CM_TOL_CFG。

返回到汇总表。

该寄存器是 ADC 共模配置寄存器

表 7-29 CM_TOL_CFG 寄存器字段说明
位字段类型复位说明
7-6CH1_INP_CM_TOL_CFG[1:0]R/W00b通道 1 输入共模变化容差配置。
0d = 交流耦合为 100mVpp 和直流耦合为 2.82Vpp 时的共模变化容差
1d = 交流/直流耦合输入为 1V 峰峰值时的共模容差
2d = 交流/直流耦合输入为 0AVDD 时的共模容差（仅在输入阻抗为 10kΩ/20kΩ 时才支持）。对于 2.5kΩ 的输入阻抗，输入共模公差为 0.4V 至 2.6V。
3d = 保留；不使用
5-4CH2_INP_CM_TOL_CFG[1:0]R/W00b通道 2 输入共模变化容差配置。
0d = 交流耦合为 100mVpp 和直流耦合为 2.82Vpp 时的共模变化容差
1d = 交流/直流耦合输入为 1V 峰峰值时的共模容差
2d = 交流/直流耦合输入为 0AVDD 时的共模容差（仅在输入阻抗为 10kΩ/20kΩ 时才支持）。对于 2.5kΩ 的输入阻抗，输入共模公差为 0.4V 至 2.6V。
3d = 保留；不使用
3-0RESERVEDR0b保留位；仅写入复位值

7.2.29 BIAS_CFG 寄存器（地址 = 0x3B）[复位 = 0x00]

表 7-30 中展示了 BIAS_CFG。

返回到汇总表。

该寄存器是偏置和 ADC 配置寄存器

表 7-30 BIAS_CFG 寄存器字段说明
位字段类型复位说明
7RESERVEDR0b保留位；仅写入复位值
6-4MBIAS_VAL[2:0]R/W000bMICBIAS 值。
0d = 麦克风偏置电压设置为 VREF（2.750V、2.500V 或 1.375V）
1d = 麦克风偏置电压设置为 VREF x 1.096（3.014V、2.740V 或 1.507V）
2d = 麦克风偏置电压设置为 VCM = IN1M，对于 ADC 单端配置
3d = 麦克风偏置电压设置为 VCM = IN2M，对于 ADC 单端配置
4d = 麦克风偏置电压设置为 VCM = IN1M 和 IN2M 的平均值，对于 ADC 单端配置
5d = 麦克风偏置电压设置为 VCM = 内部粗共模
6d = 麦克风偏置电压设置为 AVDD
7d = MICBIAS 配置为 GPI2
3-2RESERVEDR0b保留位；仅写入复位值
1-0ADC_FSCALE[1:0]R/W00bADC 满量程设置（根据使用的 AVDD 电源电压最小值配置此设置）。
0d = VREF 设置为 2.75V 以支持 2VRMS（对于差分输入）或 1VRMS（对于单端输入）
1d = VREF 设置为 2.5V 以支持 1.818VRMS（对于差分输入）或 0.909VRMS（对于单端输入）
2d = VREF 设置为 1.375V 以支持 1VRMS（对于差分输入）或 0.5VRMS（对于单端输入）
3d = 保留；不使用

7.2.30 CH1_CFG0 寄存器（地址 = 0x3C）[复位 = 0x00]

表 7-31 展示了 CH1_CFG0。

返回到汇总表。

该寄存器是通道 0 的配置寄存器 1。

表 7-31 CH1_CFG0 寄存器字段说明
位字段类型复位说明
7CH1_INTYPR/W0b通道 1 输入类型。
0d = 麦克风输入
1d = 线路输入
6-5CH1_INSRC[1:0]R/W00b通道 1 输入配置。
0d = 模拟差分输入
1d = 模拟单端输入
2d = 数字麦克风 PDM 输入（为 PDMDIN1 和 PDMCLK 相应地配置 GPO 和 GPI 引脚）
3d = 保留；不使用
4CH1_DCR/W0b通道 1 输入耦合（适用于模拟输入）。
0d = 交流耦合输入
1d = 直流耦合输入
3-2CH1_IMP[1:0]R/W00b通道 1 输入阻抗（适用于模拟输入）。
0d = 典型 2.5kΩ 输入阻抗
1d = 典型 10kΩ 输入阻抗
2d = 典型 20kΩ 输入阻抗
3d = 保留；不使用
1RESERVEDR0b保留位；仅写入复位值
0CH1_AGCENR/W0b通道 1 自动增益控制器 (AGC) 设置。
0d = 禁用 AGC
1d = 根据寄存器 108 (P0_R108) 中位 3 的配置启用 AGC

7.2.31 CH1_CFG1 寄存器（地址 = 0x3D）[复位 = 0x00]

表 7-32 展示了 CH1_CFG1。

返回到汇总表。

该寄存器是通道 1 的配置寄存器 1。

表 7-32 CH1_CFG1 寄存器字段说明
位字段类型复位说明
7-1CH1_GAIN[6:0]R/W0000000b通道 1 增益。
0d = 通道增益设置为 0dB
1d = 通道增益设置为 0.5dB
2d = 通道增益设置为 1dB
3d 至 83d = 通道增益根据配置进行设置
84d = 通道增益设置为 42dB
85d 至 127d = 保留；不使用
0CH1_GAIN_SIGN_BITR/W0b通道 1 增益符号配置。
0d = 正通道增益
1d = 负通道增益（支持的最小通道增益为 -11dB；仅在通道输入阻抗为 10kΩ 和 20kΩ 时支持）

7.2.32 CH1_CFG2 寄存器（地址 = 0x3E）[复位 = 0xC9]

表 7-33 展示了 CH1_CFG2。

返回到汇总表。

该寄存器是通道 2 的配置寄存器 1。

表 7-33 CH1_CFG2 寄存器字段说明
位字段类型复位说明
7-0CH1_DVOL[7:0]R/W11001001b通道 1 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –100dB
2d = 数字音量控制设置为 –99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 26.5dB
255d = 数字音量控制设置为 27dB

7.2.33 CH1_CFG3 寄存器（地址 = 0x3F）[复位 = 0x80]

表 7-34 展示了 CH1_CFG3。

返回到汇总表。

该寄存器是通道 3 的配置寄存器 1。

表 7-34 CH1_CFG3 寄存器字段说明
位字段类型复位说明
7-4CH1_GCAL[3:0]R/W1000b通道 1 增益校准。
0d = 增益校准设置为 -0.8dB
1d = 增益校准设置为 -0.7dB
2d = 增益校准设置为 -0.6dB
3d 至 7d = 增益校准根据配置进行设置
8d = 增益校准设置为 0dB
9d = 增益校准设置为 0.1dB
10d 至 13d = 增益校准根据配置进行设置
14d = 增益校准设置为 0.6dB
15d = 增益校准设置为 0.7dB
3-0RESERVEDR0b保留位；仅写入复位值

7.2.34 CH1_CFG4 寄存器（地址 = 0x40）[复位 = 0x00]

表 7-35 展示了 CH1_CFG4。

返回到汇总表。

该寄存器是通道 4 的配置寄存器 1。

表 7-35 CH1_CFG4 寄存器字段说明
位字段类型复位说明
7-0CH1_PCAL[7:0]R/W00000000b具有调制器时钟分辨率的通道 1 相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 254d = 相位校准延迟视配置而定
255d = 相位校准延迟设置为 255 个调制器时钟周期

7.2.35 CH2_CFG0 寄存器（地址 = 0x41）[复位 = 0x00]

表 7-36 展示了 CH2_CFG0。

返回到汇总表。

该寄存器是通道 0 的配置寄存器 2。

表 7-36 CH2_CFG0 寄存器字段说明
位字段类型复位说明
7CH2_INTYPR/W0b通道 2 输入类型。
0d = 麦克风输入
1d = 线路输入
6-5CH2_INSRC[1:0]R/W00b通道 2 输入配置。
0d = 模拟差分输入（必须禁用 GPI1 和 GPO1 引脚功能）
1d = 模拟单端输入（必须禁用 GPI1 和 GPO1 引脚功能）
2d = 数字麦克风 PDM 输入（为 PDMDIN1 和 PDMCLK 相应地配置 GPO 和 GPI 引脚）
3d = 保留；不使用
4CH2_DCR/W0b通道 2 输入耦合（适用于模拟输入）。
0d = 交流耦合输入
1d = 直流耦合输入
3-2CH2_IMP[1:0]R/W00b通道 2 输入阻抗（适用于模拟输入）。
0d = 典型 2.5kΩ 输入阻抗
1d = 典型 10kΩ 输入阻抗
2d = 典型 20kΩ 输入阻抗
3d = 保留；不使用
1RESERVEDR0b保留位；仅写入复位值
0CH2_AGCENR/W0b通道 2 自动增益控制器 (AGC) 设置。
0d = 禁用 AGC
1d = 根据寄存器 108 (P0_R108) 中位 3 的配置启用 AGC

7.2.36 CH2_CFG1 寄存器（地址 = 0x42）[复位 = 0x00]

表 7-37 展示了 CH2_CFG1。

返回到汇总表。

该寄存器是通道 1 的配置寄存器 2。

表 7-37 CH2_CFG1 寄存器字段说明
位字段类型复位说明
7-1CH2_GAIN[6:0]R/W0000000b通道 2 增益。
0d = 通道增益设置为 0dB
1d = 通道增益设置为 0.5dB
2d = 通道增益设置为 1dB
3d 至 83d = 通道增益根据配置进行设置
84d = 通道增益设置为 42dB
85d 至 127d = 保留；不使用
0CH2_GAIN_SIGN_BITR/W0b通道 2 增益符号配置。
0d = 正通道增益
1d = 负通道增益（支持的最小通道增益为 -11dB；仅在通道输入阻抗为 10kΩ 和 20kΩ 时支持）

7.2.37 CH2_CFG2 寄存器（地址 = 0x43）[复位 = 0xC9]

表 7-38 展示了 CH2_CFG2。

返回到汇总表。

该寄存器是通道 2 的配置寄存器 2。

表 7-38 CH2_CFG2 寄存器字段说明
位字段类型复位说明
7-0CH2_DVOL[7:0]R/W11001001b通道 2 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –100dB
2d = 数字音量控制设置为 –99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 26.5dB
255d = 数字音量控制设置为 27dB

7.2.38 CH2_CFG3 寄存器（地址 = 0x44）[复位 = 0x80]

表 7-39 展示了 CH2_CFG3。

返回到汇总表。

该寄存器是通道 3 的配置寄存器 2。

表 7-39 CH2_CFG3 寄存器字段说明
位字段类型复位说明
7-4CH2_GCAL[3:0]R/W1000b通道 2 增益校准。
0d = 增益校准设置为 -0.8dB
1d = 增益校准设置为 -0.7dB
2d = 增益校准设置为 -0.6dB
3d 至 7d = 增益校准根据配置进行设置
8d = 增益校准设置为 0dB
9d = 增益校准设置为 0.1dB
10d 至 13d = 增益校准根据配置进行设置
14d = 增益校准设置为 0.6dB
15d = 增益校准设置为 0.7dB
3-0RESERVEDR0b保留位；仅写入复位值

7.2.39 CH2_CFG4 寄存器（地址 = 0x45）[复位 = 0x00]

表 7-40 展示了 CH2_CFG4。

返回到汇总表。

该寄存器是通道 4 的配置寄存器 2。

表 7-40 CH2_CFG4 寄存器字段说明
位字段类型复位说明
7-0CH2_PCAL[7:0]R/W00000000b具有调制器时钟分辨率的通道 2 相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 254d = 相位校准延迟视配置而定
255d = 相位校准延迟设置为 255 个调制器时钟周期

7.2.40 CH3_CFG2 寄存器（地址 = 0x48）[复位 = 0xC9]

表 7-41 展示了 CH3_CFG2。

返回到汇总表。

该寄存器是通道 2 的配置寄存器 3。

表 7-41 CH3_CFG2 寄存器字段说明
位字段类型复位说明
7-0CH3_DVOL[7:0]R/W11001001b通道 3 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –100dB
2d = 数字音量控制设置为 –99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 26.5dB
255d = 数字音量控制设置为 27dB

7.2.41 CH3_CFG3 寄存器（地址 = 0x49）[复位 = 0x80]

表 7-42 展示了 CH3_CFG3。

返回到汇总表。

该寄存器是通道 3 的配置寄存器 3。

表 7-42 CH3_CFG3 寄存器字段说明
位字段类型复位说明
7-4CH3_GCAL[3:0]R/W1000b通道 3 增益校准。
0d = 增益校准设置为 -0.8dB
1d = 增益校准设置为 -0.7dB
2d = 增益校准设置为 -0.6dB
3d 至 7d = 增益校准根据配置进行设置
8d = 增益校准设置为 0dB
9d = 增益校准设置为 0.1dB
10d 至 13d = 增益校准根据配置进行设置
14d = 增益校准设置为 0.6dB
15d = 增益校准设置为 0.7dB
3-0RESERVEDR0b保留位；仅写入复位值

7.2.42 CH3_CFG4 寄存器（地址 = 0x4A）[复位 = 0x00]

表 7-43 展示了 CH3_CFG4。

返回到汇总表。

该寄存器是通道 4 的配置寄存器 3。

表 7-43 CH3_CFG4 寄存器字段说明
位字段类型复位说明
7-0CH3_PCAL[7:0]R/W00000000b具有调制器时钟分辨率的通道 3 相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 254d = 相位校准延迟视配置而定
255d = 相位校准延迟设置为 255 个调制器时钟周期

7.2.43 CH4_CFG2 寄存器（地址 = 0x4D）[复位 = 0xC9]

表 7-44 展示了 CH4_CFG2。

返回到汇总表。

该寄存器是通道 2 的配置寄存器 4。

表 7-44 CH4_CFG2 寄存器字段说明
位字段类型复位说明
7-0CH4_DVOL[7:0]R/W11001001b通道 4 数字音量控制。
0d = 数字音量静音
1d = 数字音量控制设置为 –100dB
2d = 数字音量控制设置为 –99.5dB
3d 至 200d = 数字音量控制根据配置进行设置
201d = 数字音量控制设置为 0dB
202d = 数字音量控制设置为 0.5dB
203d 至 253d = 数字音量控制根据配置进行设置
254d = 数字音量控制设置为 26.5dB
255d = 数字音量控制设置为 27dB

7.2.44 CH4_CFG3 寄存器（地址 = 0x4E）[复位 = 0x80]

表 7-45 展示了 CH4_CFG3。

返回到汇总表。

该寄存器是通道 3 的配置寄存器 4。

表 7-45 CH4_CFG3 寄存器字段说明
位字段类型复位说明
7-4CH4_GCAL[3:0]R/W1000b通道 4 增益校准。
0d = 增益校准设置为 -0.8dB
1d = 增益校准设置为 -0.7dB
2d = 增益校准设置为 -0.6dB
3d 至 7d = 增益校准根据配置进行设置
8d = 增益校准设置为 0dB
9d = 增益校准设置为 0.1dB
10d 至 13d = 增益校准根据配置进行设置
14d = 增益校准设置为 0.6dB
15d = 增益校准设置为 0.7dB
3-0RESERVEDR0b保留位；仅写入复位值

7.2.45 CH4_CFG4 寄存器（地址 = 0x4F）[复位 = 0x00]

表 7-46 展示了 CH4_CFG4。

返回到汇总表。

该寄存器是通道 4 的配置寄存器 4。

表 7-46 CH4_CFG4 寄存器字段说明
位字段类型复位说明
7-0CH4_PCAL[7:0]R/W00000000b具有调制器时钟分辨率的通道 4 相位校准。
0d = 无相位校准
1d = 相位校准延迟设置为一个调制器时钟周期
2d = 相位校准延迟设置为两个调制器时钟周期
3d 至 254d = 相位校准延迟视配置而定
255d = 相位校准延迟设置为 255 个调制器时钟周期

7.2.46 DSP_CFG0 寄存器（地址 = 0x6B）[复位 = 0x01]

表 7-47 展示了 DSP_CFG0。

返回到汇总表。

该寄存器是数字信号处理器 (DSP) 配置寄存器 0。

表 7-47 DSP_CFG0 寄存器字段说明
位字段类型复位说明
7DIS_DVOL_OTF_CHGR/W0b禁用对 DVOL 设置的运行时更改。
0d = ADC 上电时支持数字音量控制更改
1d = ADC 上电时不支持数字音量控制更改。如果需要多个通道处理，这对于 384kHz 及更高的采样速率非常有用。
6RESERVEDR0b保留位；仅写入复位值
5-4DECI_FILT[1:0]R/W00b抽取滤波器响应。
0d = 线性相位
1d = 低延迟
2d = 超低延迟
3d = 保留；不使用
3-2CH_SUM[1:0]R/W00b实现更高 SNR 的通道求和模式
0d = 禁用通道求和模式
1d = 启用 2 通道求和模式以生成 (CH1 + CH2) / 2 输出
2d = 保留；不使用
3d = 保留；不使用
1-0HPF_SEL[1:0]R/W01b高通滤波器 (HPF) 选择。
0d = 使用可编程一阶 IIR 滤波器来实现自定义 HPF，在 P4_R72 至 P4_R83 范围内，默认系数值设置为实现全通滤波器
1d = 选择截止频率为 0.00025 x fS（fS = 48kHz 时为 12Hz）的 HPF
2d = 选择截止频率为 0.002 x fS（fS = 48kHz 时为 96Hz）的 HPF
3d = 选择截止频率为 0.008 x fS（fS = 48kHz 时为 384Hz）的 HPF

7.2.47 DSP_CFG1 寄存器（地址 = 0x6C）[复位 = 0x40]

表 7-48 展示了 DSP_CFG1。

返回到汇总表。

该寄存器是数字信号处理器 (DSP) 配置寄存器 1。

表 7-48 DSP_CFG1 寄存器字段说明
位字段类型复位说明
7DVOL_GANGR/W0bDVOL 控制成组跨通道。
0d = 每个通道均有自己的 DVOL CTRL 设置，基于 CHx_DVOL 位的编程
1d = 无论通道 1 是否打开，所有活动通道都必须使用通道 1 DVOL 设置 (CH1_DVOL)
6-5BIQUAD_CFG[1:0]R/W10b每个通道配置的双二阶滤波器数。
0d = 每个通道均无双二阶滤波器；双二阶滤波器全部禁用
1d = 每个通道 1 个双二阶滤波器
2d = 每个通道 2 个双二阶滤波器
3d = 每个通道 3 个双二阶滤波器
4DISABLE_SOFT_STEPR/W0b在 DVOL 更改、静音和取消静音期间禁用软步进。
0d = 启用软步进
1d = 禁用软步进
3AGC_SELR/W0b当为任何通道启用时选择 AGC
0d = 未选择 AGC
1d = 选择 AGC
2RESERVEDR0b保留位；仅写入复位值
1RESERVEDR0b保留位；仅写入复位值
0EN_AVOID_CLIPR/W0b通道增益大于 0dB 且启用 AGC 模式时的抗削波器。
0d = 根据用户编程值保持通道增益
1d = 当通道增益大于 0dB 且信号电平超过第 4 页中设置的编程阈值设置时，信号电平被压缩以避免削波。

7.2.48 AGC_CFG0 寄存器（地址 = 0x70）[复位 = 0xE7]

表 7-49 展示了 AGC_CFG0。

返回到汇总表。

该寄存器是自动增益控制器 (AGC) 配置寄存器 0。

表 7-49 AGC_CFG0 寄存器字段说明
位字段类型复位说明
7-4AGC_LVL[3:0]R/W1110bAGC 输出信号目标电平。
0d = 输出信号目标电平为 –6dB
1d = 输出信号目标电平为 –8dB
2d = 输出信号目标电平为 –10dB
3d 至 13d = 输出信号目标电平视配置而定
14d = 输出信号目标电平为 –34dB
15d = 输出信号目标电平为 –36dB
3-0AGC_MAXGAIN[3:0]R/W0111b允许的 AGC 最大增益。
0d = 允许的最大增益为 3dB
1d = 允许的最大增益为 6dB
2d = 允许的最大增益为 9dB
3d 至 11d = 允许的最大增益为视配置而定
12d = 允许的最大增益为 39dB
13d = 允许的最大增益为 42dB
14d 至 15d = 保留；不使用

7.2.49 GAIN_CFG 寄存器（地址 = 0x71）[复位 = 0x00]

表 7-50 中展示了 GAIN_CFG。

返回到汇总表。

该寄存器是通道增益配置寄存器。

表 7-50 GAIN_CFG 寄存器字段说明
位字段类型复位说明
7-6OTF_GAIN_CHANGE_CFG[1:0]R/W00b动态通道增益更改配置
0d = 由于立即应用增益更改而产生一些伪影的动态增益更改
1d = 启用动态增益更改，减少了伪影，但没有软步进功能
2d = 启用动态增益更改，每大约 20µs 软步进 0.5dB，在 10kΩ 输入阻抗模式下，支持的通道增益最高可达 30dB；在 20kΩ 输入阻抗模式下，支持的通道增益最高可达 24dB
3d = 启用动态增益更改，每大约 40µs 软步进 0.5dB，在 10kΩ 输入阻抗模式下，支持的通道增益最高可达 30dB；在 20kΩ 输入阻抗模式下，支持的通道增益最高可达 24dB
5RESERVEDR0b保留位；仅写入复位值
4-0RESERVEDR0b保留位；仅写入复位值

7.2.50 IN_CH_EN 寄存器（地址 = 0x73）[复位 = 0xC0]

表 7-51 中展示了 IN_CH_EN。

返回到汇总表。

该寄存器是输入通道启用配置寄存器。

表 7-51 IN_CH_EN 寄存器字段说明
位字段类型复位说明
7IN_CH1_ENR/W1b输入通道 1 使能设置。
0d = 通道 1 禁用
1d = 通道 1 启用
6IN_CH2_ENR/W1b输入通道 2 使能设置。
0d = 通道 2 禁用
1d = 通道 2 启用
5IN_CH3_ENR/W0b输入通道 3（仅限 PDM）使能设置。
0d = 通道 3 禁用
1d = 通道 3 启用
4IN_CH4_ENR/W0b输入通道 4（仅限 PDM）使能设置。
0d = 通道 4 禁用
1d = 通道 4 启用
3-0RESERVEDR0b保留位；仅写入复位值

7.2.51 ASI_OUT_CH_EN 寄存器（地址 = 0x74）[复位 = 0x00]

表 7-52 中展示了 ASI_OUT_CH_EN。

返回到汇总表。

该寄存器是 ASI 输出通道启用配置寄存器。

表 7-52 ASI_OUT_CH_EN 寄存器字段说明
位字段类型复位说明
7ASI_OUT_CH1_ENR/W0bASI 输出通道 1 启用设置。
0d = 通道 1 输出时隙处于三态条件
1d = 通道 1 输出时隙已启用
6ASI_OUT_CH2_ENR/W0bASI 输出通道 2 启用设置。
0d = 通道 2 输出时隙处于三态条件
1d = 通道 2 输出时隙已启用
5ASI_OUT_CH3_ENR/W0bASI 输出通道 3 启用设置。
0d = 通道 3 输出时隙处于三态条件
1d = 通道 3 输出时隙已启用
4ASI_OUT_CH4_ENR/W0bASI 输出通道 4 启用设置。
0d = 通道 4 输出时隙处于三态条件
1d = 通道 4 输出时隙已启用
3-0RESERVEDR0b保留位；仅写入复位值

7.2.52 PWR_CFG 寄存器（地址 = 0x75）[复位 = 0x00]

表 7-53 展示了 PWR_CFG。

返回到汇总表。

该寄存器是上电配置寄存器。

表 7-53 PWR_CFG 寄存器字段说明
位字段类型复位说明
7MICBIAS_PDZR/W0bMICBIAS 的电源控制。
0d = MICBIAS 断电
1d = MICBIAS 上电
6ADC_PDZR/W0bADC 和 PDM 通道的电源控制。
0d = 所有 ADC 和 PDM 通道断电
1d = 所有已启用的 ADC 和 PDM 通道上电
5PLL_PDZR/W0bPLL 的电源控制。
0d = PLL 断电
1d = PLL 上电
4DYN_CH_PUPD_ENR/W0b动态通道上电/断电使能。
0d = 如果任何通道录音处于开启状态，则不支持通道上电/断电
1d = 即使通道录音处于开启状态，通道也可以单独上电或断电
3-2DYN_MAXCH_SEL[1:0]R/W00b动态模式最大通道选择配置。
0d = 启用动态通道上电/断电功能时使用通道 1 和通道 2
1d = 启用动态通道上电/断电功能时使用通道 1 至通道 4
2d = 保留；不使用
3d = 保留；不使用
1RESERVEDR0b保留位；仅写入复位值
0VAD_ENR/W0b启用语音活动检测 (VAD) 算法。
0d = 禁用 VAD
1d = 启用 VAD

7.2.53 DEV_STS0 寄存器（地址 = 0x76）[复位 = 0x00]

表 7-54 展示了 DEV_STS0。

返回到汇总表。

该寄存器是器件状态值寄存器 0。

表 7-54 DEV_STS0 寄存器字段说明
位字段类型复位说明
7CH1_STATUSR0bADC 或 PDM 通道 1 电源状态。
0d = ADC 或 PDM 通道断电
1d = ADC 或 PDM 通道上电
6CH2_STATUSR0bADC 或 PDM 通道 2 电源状态。
0d = ADC 或 PDM 通道断电
1d = ADC 或 PDM 通道上电
5-0RESERVEDR0b保留位；仅写入复位值

7.2.54 DEV_STS1 寄存器（地址 = 0x77）[复位 = 0x80]

表 7-55 展示了 DEV_STS1。

返回到汇总表。

该寄存器是器件状态值寄存器 1。

表 7-55 DEV_STS1 寄存器字段说明
位字段类型复位说明
7-5MODE_STS[2:0]R100b器件模式状态。
4d = 器件处于睡眠模式或软件关断模式
6d = 器件处于工作模式且所有 ADC 或 PDM 通道都关闭
7d = 器件处于工作模式且至少一个 ADC 或 PDM 通道开启
4-0RESERVEDR0b保留位；仅写入复位值

7.2.55 I2C_CKSUM 寄存器（地址 = 0x7E）[复位 = 0x00]

表 7-56 展示了 I2C_CKSUM。

返回到汇总表。

该寄存器返回 I2C 事务校验和值。

表 7-56 I2C_CKSUM 寄存器字段说明
位字段类型复位说明
7-0I2C_CKSUM[7:0]R/W00000000b这些位返回 I2C 事务校验和值。写入此寄存器会将校验和复位为写入值。此寄存器在所有页上的其他寄存器进行写操作时更新。