ZHCSND6A March 2022 – June 2022 SN6507
PRODUCTION DATA
为了防止变压器饱和,其 V-t 乘积必须大于器件施加的最大 V-t 乘积:在指定输入电压下,该电压在最低频率的一半周期内施加到初级的最长时间。对于使用占空比控制的设计,可以通过在最低开关频率的四分之一周期内施加的典型电压来计算器件施加的最大 V-t。对于使用由 RCLK 设置的时钟频率的系统,可以估算 fmin 比Topic Link Label8.3.4中相应 RCLK 的典型或近似开关频率值 fSW 低 15%。对于 CLK 引脚连接至 GND 的系统,应使用Topic Link Label6中的指定 FSW。因此,对于固定输入,可以通过Equation9 来确定变压器的最小 V-t 乘积;对于使用占空比控制的宽范围输入,可以通过Equation10 来进行确定:
固定输入示例:
对于 fSW(min) 为 780kHz、电源 VIN = 24V(容差为 ±10%)的固定输入系统,通过Equation9 可得出最小 V-t 乘积为:
宽范围输入示例:
假设 fSW(min) 为 780kHz,电源 VIN(typ) 为 24V,通过Equation10 可得出最小 V-t 乘积为:
尽管在 Vt 范围内所有这些变压器都可以由该器件驱动,但在做出最终决定之前必须考虑其他重要因素,例如隔离电压、变压器功率和匝数比。