GUID-15AD7B7F-2E34-49A7-B065-B8E7FA06C916.html#SBOS6008660 展示了使用 REF2030-Q1 的数据采集系统的 PCB 布局示例。一些重要注意事项有:
- 在 REF2030-Q1 的 VIN、VREF 和 VBIAS 处连接低 ESR 0.1μF 陶瓷旁路电容器。
- 按照器件规格对系统中的其他工作器件进行解耦。
- 使用实心接地层有助于散热和降低电磁干扰 (EMI) 噪声拾取。
- 外部组件的位置应尽量靠近器件。该配置可防止产生寄生误差(如塞贝克效应)。
- 尽可能缩短连接 INA 与偏置输出以及 ADC 与基准输出的布线长度,从而减少噪声拾取。
- 模拟布线敏感,不能与数字布线平行。尽可能避免数字布线与模拟布线交叉,仅在绝对必要时可垂直交叉布线。