ZHCSYA0 May 2025 OPA810-Q1
PRODUCTION DATA
7.3.1 架构
OPA810-Q1 具有一个真正的高阻抗输入级（包括一个 JFET 差分输入对主级）和一个 CMOS 差分输入辅助 (aux) 级（可在正电源电压的 2.5V 范围内运行）。在放大器的整个共模输入范围内，偏置电流被限制为最大 20pA。节 7.2 提供了 OPA810-Q1 输入级的方框图表示。放大器对高速信号（失真、噪声和输入失调电压）表现出优异的性能、而辅助级能够实现轨到轨输入并防止相位反转。当输入共模处于辅助级时、该器件的 CMRR 和 PSRR 为 75dB（典型值）。
OPA810-Q1 还包含输入钳位，可实现高达 7V 的最大输入差分电压（7V 和总电源电压的较低值）。此架构提供的差分输入电压能力比标准放大器中二极管正向压降的最大额定值高一到两倍，因此该器件非常适合与多路复用器配合使用，以及用于处理具有快速瞬变的信号。如 图 6-39 所示，输入偏置电流也被钳位到最大 300µA，这不会加载前一个驱动级或需要限流电阻器（当输入共模电压大于电源电压时，通过 ESD 二极管限制电流的情况除外）。该特性还使该放大器能够在分别需要一个放大器和一个比较器以实现信号增益和故障检测的系统中用作比较器。要实现最低失调、失真和噪声性能，请将共模输入电压限制到主 JFET 输入级（与正电源相差 2.5V 以上）。
OPA810-Q1 是一款轨到轨输出放大器，在 24V 电源供电条件下，其输出可摆幅至任一轨（详见 图 6-14）。对于偏置在轨附近的输入或当放大器被配置在闭环增益中以使输出接近电源电压时，轨到轨输出配置特别有用。当输出饱和时，在 G =-1V/V 反相增益和 10V 电源电压条件下，当输入电压比电源电压高出 0.5V 时，输出将在 55ns 内恢复。输出会受到短路保护，上限为 图 6-15。
图 7-1 展示了在驱动输出端的容性负载 (CL) 时，放大器的相位裕度如何减小并变得不稳定。在放大器输出和负载电容之间使用串联电阻 (RS) 会引入一个零点，用于抵消开环传递函数中放大器输出阻抗和 CL 形成的极点。OPA810-Q1 可驱动高达 10pF 的容性负载，且不会导致不稳定。当 OPA810-Q1 被配置为单位增益缓冲器时，使用串联电阻以获得更大的负载电容值（详见 图 6-30）。图 6-31 显示当在大于 1V/V 的增益条件下使用时，OPA810-Q1 能够驱动大于 10pF 的负载电容，而无需在输出端使用串联电阻。
图 7-1 OPA810-Q1 驱动容性负载