ZHCSHD9F August 2010 – December 2016 OPA2320 , OPA320
PRODUCTION DATA.
OPAx320S 的 SHDN（使能）引脚功能以运算放大器的负电源电压为基准。逻辑高电平将启用运算放大器。有效逻辑高电平是指施加到 SHDN 引脚上的电压 [(V+) – 0.1V]，最大为 (V+)。有效逻辑低电平是指施加到使能引脚上的电压 [(V–) + 0.1 V]，最低为 (V–)。施加到 SHDN 的最大允许电压相对于负电源为 5.5V（与正电源电压无关）。该引脚必须连接到有效的高电压或低电压或者被驱动，而不是保留开路。
逻辑输入是高阻抗 CMOS 输入。双通道运算放大器版本是独立控制的，而四通道运算放大器版本是采用逻辑输入成对控制的。对于电池供电的 应用，这种特性可能用于大幅降低平均电流并延长电池使用寿命。所有通道全部关闭时，启用时间为 10µs；禁用时间为 3μs。禁用时，输出呈现高阻抗状态。该架构允许将 OPAx320S 作为门控放大器（或将器件输出复用到公共模拟输出总线上）。关断时间 (tOFF) 取决于负载条件，并随负载电阻的增加而增加。为确保在特定的关断时间内关断（禁用），需要将 10kΩ 额定负载连接到中间电源 (VS/2)。如果在没有负载的情况下使用 OPAx320S，则所需的关断时间会显著增加。