ZHCSQC4A June   2022  – November 2022 IWR6243

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 修订历史记录
  7. 6 器件比较
    1. 6.1 相关产品
  8. 7 端子配置和功能
    1. 7.1 引脚图
    2. 7.2 信号说明
  9. 8 规格
    1. 8.1 绝对最大额定值
    2. 8.2 ESD 等级
    3. 8.3 上电小时数 (POH)
    4. 8.4 建议运行条件
    5. 8.5 电源规格
    6. 8.6 功耗摘要
    7. 8.7 射频规格
    8. 8.8 FCBGA 封装的热阻特性 [ABL0161]
    9. 8.9 时序和开关特性
      1. 8.9.1 电源时序和复位时序
      2. 8.9.2 同步帧触发
      3. 8.9.3 输入时钟和振荡器
        1. 8.9.3.1 时钟规格
      4. 8.9.4 多缓冲/标准串行外设接口 (MibSPI)
        1. 8.9.4.1 外设说明
          1. 8.9.4.1.1 SPI 时序条件
          2. 8.9.4.1.2 SPI 外设模式开关参数（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出）
          3. 8.9.4.1.3 SPI 外设模式时序要求（SPICLK = 输入、SPISIMO = 输入和 SPISOMI = 输出）
        2. 8.9.4.2 典型接口协议图（外设模式）
      5. 8.9.5 内部集成电路接口 (I2C)
        1. 8.9.5.1 I2C 时序要求
      6. 8.9.6 LVDS 接口配置
        1. 8.9.6.1 LVDS 接口时序
      7. 8.9.7 通用输入/输出
        1. 8.9.7.1 输出时序的开关特性与负载电容 (CL) 间的关系
      8. 8.9.8 摄像头串行接口 (CSI2)
        1. 8.9.8.1 CSI2 开关特性
  10. 9 详细说明
    1. 9.1 概述
    2. 9.2 功能方框图
    3. 9.3 子系统
      1. 9.3.1 射频 (RF) 和模拟子系统
        1. 9.3.1.1 时钟子系统
        2. 9.3.1.2 发送子系统
        3. 9.3.1.3 接收子系统
      2. 9.3.2 主机接口
    4. 9.4 其他子系统
      1. 9.4.1 CSI2 接口上的 ADC 数据格式
      2. 9.4.2 用于用户应用的 ADC 通道（服务）
        1. 9.4.2.1 GPADC 参数
  11. 10监测和诊断机制
  12. 11应用、实施和布局
    1. 11.1 应用信息
    2. 11.2 适用于工业应用的雷达传感器
    3. 11.3 使用级联配置的成像雷达
  13. 12器件和文档支持
    1. 12.1 器件命名规则
    2. 12.2 文档支持
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 出口管制提示
    7. 12.7 术语表
  14. 13机械、封装和可订购信息
    1. 13.1 封装信息
    2.     封装选项附录
    3. 13.2 卷带包装信息
    4.     托盘信息
    5.     机械数据

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • ABL|161
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.2 信号说明

表 7-1 按功能列出了引脚并对相应的功能进行了说明。

注：

器件的所有 IO 引脚（NERROR IN、NERROR_OUT 和 WARM_RESET 除外）都是非失效防护的；因此，需要注意的是，如果器件没有 VIO 电源，则不能从外部驱动这些引脚。

表 7-1 信号说明
功能信号名称引脚编号引脚类型默认拉动状态(1)说明
发送器TX1B4O—单端发送器 1 输出
TX2B6O—单端发送器 2 输出
TX3B8O—单端发送器 3 输出
接收器RX1M2I—单端接收器 1 输入
RX2K2I—单端接收器 2 输入
RX3H2I—单端接收器 3 输入
RX4F2I—单端接收器 4 输入
CSI2 TXCSI2_TXP[0]G15O—差分数据输出 - 信道 0（用于 CSI 和 LVDS 调试接口）
CSI2_TXM[0]G14O—
CSI2_CLKPJ15O—差分时钟输出（用于 CSI 和 LVDS 调试接口）
CSI2_CLKMJ14O—
CSI2_TXP[1]H15O—差分数据输出 - 信道 1（用于 CSI 和 LVDS 调试接口）
CSI2_TXM[1]H14O—
CSI2_TXP[2]K15O—差分数据输出 - 信道 2（用于 CSI 和 LVDS 调试接口）
CSI2_TXM[2]K14O—
CSI2_TXP[3]L15O—差分数据输出 - 信道 3（用于 CSI 和 LVDS 调试接口）
CSI2_TXM[3]L14O—
HS_DEBUG1_PM15O—差分调试端口 1（用于 LVDS 调试接口）
HS_DEBUG1_MM14O—
HS_DEBUG2_PN15O—差分调试端口 2（用于 LVDS 调试接口）
HS_DEBUG2_MN14O—
芯片间级联同步信号FM_CW_CLKOUTB15O—20GHz 单端输出。调制波形
FM_CW_SYNCOUTD1
FM_CW_SYNCIN1B1I—20GHz 单端输入。只能使用这些引脚中的一个。多个实例实现布局灵活性。
FM_CW_SYNCIN2D15
基准时钟OSC_CLKOUTA14O—清理 PLL 后时钟子系统的基准时钟输出。可由此器件芯片在多芯片级联中使用
系统同步SYNC_OUTP11O下拉低频帧同步信号输出。可由此器件芯片在多芯片级联中使用
SYNC_INN10I下拉低频帧同步信号输入。
该信号也可以用作帧开始的硬件触发器
外部 MCU 的 SPI 控制接口（默认外设模式）SPI_CS_1R7I上拉SPI 芯片选择
SPI_CLK_1R9I下拉SPI 时钟
MOSI_1R8I上拉SPI 数据输入
MISO_1P5O上拉SPI 数据输出
SPI_HOST_INTR_1P6O下拉向主机发送的 SPI 中断
保留RESERVEDR4、R5—保留。为了进行调试，建议在这些引脚上安装测试点。
复位NRESETP12I—芯片的上电复位。低电平有效。
NRESET 需要拉低至少达 20µs，以确保器件正确复位。
WARM_RESETN12O漏极开路开漏失效防护热复位信号。可，也可用作器件正在进行复位的状态信号。
通电检测SOP2P13I—SOP 引脚由外部驱动（弱驱动），器件在启动期间检测这些引脚的状态以决定启动模式。启动后，相同的引脚具有其他功能。
[SOP2 SOP1 SOP0] = [0 0 1] → 功能 SPI 模式
[SOP2 SOP1 SOP0] = [1 0 1] → 刷写模式
[SOP2 SOP1 SOP0] = [0 1 1] → 调试模式
[SOP2 SOP1 SOP0] = [1 1 1] -> 功能 I2C 模式
SOP1P11I—
SOP0J13I—
安全NERROR_OUTN8O漏极开路开漏失效防护输出信号。连接到 PMIC/处理器/MCU 以指示发生了一些严重的临界故障。将通过复位进行恢复。
NERROR_INP7I漏极开路器件的失效防护输入。来自任何其他器件的错误输出可以集中在器件内部的错误信令监测器模块中，并且固件可以执行相应的操作。
JTAGTMSL13I上拉用于 TI 内部开发的 JTAG 端口。
为了进行调试，建议在这些引脚上安装测试点。
这些端口也将用于边界扫描。
TCKM13I下拉
TDIH13I上拉
TDOJ13O—
基准振荡器CLKPE14I—在 XTAL 模式下：基准晶体的输入
在外部时钟模式下：单端输入基准时钟端口
CLKMF14O— 在 XTAL 模式下：基准晶体的反馈驱动
在外部时钟模式下：将此端口接地
带隙电压VBGAPB10O—
电源VDDINF13、N11、P15、R6POW—1.2V 数字电源
VIN_SRAMR14POW—用于内部 SRAM 的 1.2V 电源轨
VNWAP14POW—用于 SRAM 阵列反向偏置的 1.2V 电源轨
VIOINR13POW—I/O 电源（3.3V 或 1.8V）：所有 CMOS I/O 都将在此电源上运行。
VIOIN_18K13POW—用于 CMOS IO 的 1.8V 电源
VIN_18CLKB11POW—用于时钟模块的 1.8V 电源
VIOIN_18DIFFD13POW—CSI2 端口的 1.8V 电源
保留G13POW—无连接
VIN_13RF1G5、J5、H5POW—1.3V 模拟和射频电源，VIN_13RF1 和 VIN_13RF2 可以在电路板上短接
VIN_13RF2C2、D2POW—
VIN_18BBK5、F5POW—1.8V 模拟基带电源
VIN_18VCOB12POW—1.8V 射频 VCO 电源
VSSE5、E6、E8、E10、E11、F9、F11、G6、G7、G8、G10、H7、H9、H11、J6、J7、J8、J10、K7、K8、K9、K10、K11、L5、L6、L8、L10、R15GND—数字接地
VSSAA1、A3、A5、A7、A9、A15、B3、B5、B7、B9、B13、B14、C1、C3、C4、C5、C6、C7、C8、C9、C15、E1、E2、E3、E13、E15、F3、G1、G2、G3、H3、J1、J2、J3、K3、L1、L2、L3、M3、N1、N2、N3、R1GND—模拟接地
内部 LDO 输出/输入VOUT_14APLLA10O—
VOUT_14SYNTHA13O—
VOUT_PAA2、B2IO—在使用内部 PA LDO 时，该引脚提供 LDO 的输出电压。在绕过并禁用内部 PA LDO 时，应在该引脚上馈送 1V 电源电压。在 3TX 同时使用的情况下，这是强制性的。
外部时钟输出PMIC_CLK_OUTP13O—PMIC 的抖动时钟输入
MCU_CLK_OUTN9O—输出到外部 MCU 或处理器的可编程时钟
通用 I/OGPIO[0]N4IO下拉通用 IO。在 I2C 模式正常工作的情况下，这些引脚还用于设置 I2C 地址。

  

GPIO[2:0] -> 0x000 -> I2C 地址 0x28
GPIO[2:0] -> 0x001 -> I2C 地址 0x29
GPIO[2:0] -> 0x111 -> I2C 地址 0x2F

  

建议将 GPIO[0] 信号连接到主机处理器数字引脚以进行调试。为了正常运行，主机处理器需要能够驱动此引脚上的脉冲。
GPIO[1]N7IO下拉
GPIO[2]N13IO下拉
来自外部 MCU 的 I2C 接口（目标模式）I2C_SDAR3IO漏极开路I2C 数据
I2C 时钟
通过在 SOP 模式 7 [111] 下引导器件来选择 I2C 的主机接口。使用 GPIO[2:0] 引脚选择 I2C 地址。
I2C_SCLP4I漏极开路
用于串行闪存的 QSPIQSPI_CSP8O上拉器件的芯片选择输出。器件是连接到串行闪存外设的控制器。
QSPI_CLKR10O下拉器件的时钟输出。器件是连接到串行闪存外设的控制器。
QSPI[0]R11IO下拉数据输入/输出
QSPI[1]P9IO下拉数据输入/输出
QSPI[2]R12IO上拉数据输入/输出
QSPI[3]P10IO上拉数据输入/输出
闪存编程和 RS232 UARTRS232_TXN6O下拉UART 引脚用于对外部闪存进行编程。
为了进行调试，建议在这些引脚上安装测试点。
RS232_RXN5I上拉
GPADC
GPADC 用于外部电压监控的通用 ADC 输入		模拟测试 1/ADC1P1IO—ADC 通道 1(2)
模拟测试 2/ADC2P2IO— ADC 通道 2(2)
模拟测试 3/ADC3P3IO— ADC 通道 3(2)
模拟测试 4/ADC4R2IO— ADC 通道 4(2)
ANAMUX/ADC5C13IO— ADC 通道 5(2)
VSENSE/ADC6C14IO— ADC 通道 6(2)
(1) 器件上电后与 IO 关联的拉动结构的状态。
(2) 有关详细信息，请参阅节 9.4.2。