ZHCSYG3 June 2025 INA2227
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
| 引脚 | 类型 | 说明 | |
|---|---|---|---|
| 名称 | YBJ (DSBGA) | ||
| A0 | D3 | 数字输入 | 地址引脚。连接到 GND、SCL、SDA 或 VS。表 6-1 列出了引脚设置和相应的地址。 |
| A1 | C3 | 数字输入 | 地址引脚。连接到 GND、SCL、SDA 或 VS。表 6-1 列出了引脚设置和相应的地址。 |
| ALERT | A3 | 数字输出 | 多功能警报,开漏输出。该引脚会发出警报以报告故障情况,也可以配置为在转换完成时通知主机。 |
| DNC | B2, C2 | - | 不连接,保持悬空。 |
| EN | B3 | 数字输入 | 使能引脚。一个逻辑高电平会启用器件;一个逻辑低电平会禁用器件。 |
| GND | B4 | 接地 | 模拟和数字接地。 |
| IN–1 | B1 | 模拟输入 | 通道 1 电流检测负输入。对于高侧应用,连接至检测电阻的负载侧。对于低侧应用,连接至检测电阻的接地侧。 |
| IN+1 | A1 | 模拟输入 | 通道 1 电流检测正输入。对于高侧应用,连接至检测电阻的总线电压侧。对于低侧应用,连接至检测电阻的负载侧。 |
| IN–2 | C1 | 模拟输入 | 通道 2 电流检测负输入。对于高侧应用,连接至检测电阻的负载侧。对于低侧应用,连接至检测电阻的接地侧。 |
| IN+2 | D1 | 模拟输入 | 通道 2 电流检测正输入。对于高侧应用,连接至检测电阻的总线电压侧。对于低侧应用,连接至检测电阻的负载侧。 |
| SCL | C4 | 数字输入 | 串行总线时钟线路、开漏输入。 |
| SDA | D4 | 数字 输入/输出 | 串行总线数据线,开漏输入/输出。 |
| VBUS1 | A2 | 模拟输入 | 通道 1 的总线电压输入。 |
| VBUS2 | D2 | 模拟输入 | 通道 2 的总线电压输入。 |
| VS | A4 | 电源 | 电源,1.7V 至 5.5V。 |