ZHCS218G July 2011 – February 2025 DRV8804
PRODUCTION DATA
| 引脚 | I/O(1) | 说明 | 外部组件 或连接 | |||
|---|---|---|---|---|---|---|
| 名称 | SOIC | HTSSOP | SOT-23-THN | |||
| 电源和接地 | ||||||
| GND | 5、6、7、 14、15、16 | 5、12、PPAD | 5.12,PPAD | — | 器件接地 | 所有引脚都必须接地。 |
| VM | 1 | 1 | 1 | — | 器件电源 | 连接到电机电源 (8.2V - 60V)。 |
| 控制 | ||||||
| LATCH | 13 | 11 | 11 | I | 锁存输入 | 上升沿将移位寄存器锁存至输出级 – 内部下拉 |
| nENBL | 10 | 8 | 8 | I | 使能输入 | 低电平有效使能输出 – 内部下拉 |
| 复位 | 11 | 9 | 9 | I | 复位输入 | 高电平有效复位输入初始化内部逻辑 – 内部下拉 |
| SCLK | 17 | 13 | 13 | I | 串行时钟 | 串行时钟输入 – 内部下拉 |
| SDATIN | 18 | 14 | 14 | I | 串行数据输入 | 串行数据输入 – 内部下拉 |
| SDATOUT | 19 | 15 | 15 | O | 串行数据输出 | 串行数据输出；推挽结构；有关详细信息，请参阅串行接口部分 |
| 状态 | ||||||
| nFAULT | 20 | 16 | 16 | OD | 故障 | 在故障条件下（过热、过流）时为逻辑低电平 |
| 输出 | ||||||
| OUT1 | 3 | 3 | 3 | O | 输出 1 | 连接至负载 1 |
| OUT2 | 4 | 4 | 4 | O | 输出 2 | 连接至负载 2 |
| OUT3 | 8 | 6 | 6 | O | 输出 3 | 连接至负载 3 |
| OUT4 | 9 | 7 | 7 | O | 输出 4 | 连接至负载 4 |
| VCLAMP | 2 | 2 | 2 | — | 输出钳位电压 | 连接到 VM 电源，或将齐纳二极管连接到 VM 电源 |