ZHCSG01D February   2017  – March 2022 DRV8320 , DRV8320R , DRV8323 , DRV8323R

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 器件比较表
  7. 6 引脚配置和功能
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 SPI 时序要求
    7. 7.7 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 三相智能栅极驱动器
        1. 8.3.1.1 PWM 控制模式
          1. 8.3.1.1.1 6x PWM 模式（PWM_MODE = 00b 或 MODE 引脚连接至 AGND）
          2. 8.3.1.1.2 3x PWM 模式（PWM_MODE = 01b 或 MODE 引脚 = 47kΩ 至 AGND）
          3. 8.3.1.1.3 1x PWM 模式（PWM_MODE = 10b 或 MODE 引脚 = 高阻态）
          4. 8.3.1.1.4 独立 PWM 模式（PWM_MODE = 11b 或 MODE 引脚连接至 DVDD）
        2. 8.3.1.2 器件接口模式
          1. 8.3.1.2.1 串行外设接口 (SPI)
          2. 8.3.1.2.2 硬件接口
        3. 8.3.1.3 栅极驱动器电压电源
        4. 8.3.1.4 智能栅极驱动架构
          1. 8.3.1.4.1 IDRIVE：MOSFET 压摆率控制
          2. 8.3.1.4.2 TDRIVE：MOSFET 栅极驱动控制
          3. 8.3.1.4.3 传播延迟
          4. 8.3.1.4.4 MOSFET VDS 监视器
          5. 8.3.1.4.5 VDRAIN 感测引脚
      2. 8.3.2 DVDD 线性稳压器
      3. 8.3.3 引脚图
      4. 8.3.4 低侧电流检测放大器（仅限 DRV8323 和 DRV8323R）
        1. 8.3.4.1 双向电流检测操作
        2. 8.3.4.2 单向电流检测操作（仅限 SPI）
        3. 8.3.4.3 自动失调电压校准
        4. 8.3.4.4 MOSFET VDS 感测模式（仅限 SPI）
      5. 8.3.5 降压稳压器
        1. 8.3.5.1 固定频率 PWM 控制
        2. 8.3.5.2 自举电压（CB）
        3. 8.3.5.3 输出电压设置
        4. 8.3.5.4 使能 nSHDN 和 VIN 欠压锁定
        5. 8.3.5.5 电流限值
        6. 8.3.5.6 过压瞬态保护
        7. 8.3.5.7 热关断
      6. 8.3.6 栅极驱动器保护电路
        1. 8.3.6.1 VM 电源欠压锁定 (UVLO)
        2. 8.3.6.2 VCP 电荷泵欠压锁定 (CPUV)
        3. 8.3.6.3 MOSFET VDS 过流保护 (VDS_OCP)
          1. 8.3.6.3.1 VDS 锁存关断 (OCP_MODE = 00b)
          2. 8.3.6.3.2 VDS 自动重试 (OCP_MODE = 01b)
          3. 8.3.6.3.3 VDS 仅报告 (OCP_MODE = 10b)
          4. 8.3.6.3.4 VDS 禁用 (OCP_MODE = 11b)
        4. 8.3.6.4 VSENSE 过流保护 (SEN_OCP)
          1. 8.3.6.4.1 VSENSE 锁存关断 (OCP_MODE = 00b)
          2. 8.3.6.4.2 VSENSE 自动重试 (OCP_MODE = 01b)
          3. 8.3.6.4.3 VSENSE 仅报告 (OCP_MODE = 10b)
          4. 8.3.6.4.4 VSENSE 禁用（OCP_MODE = 11b 或 DIS_SEN = 1b）
        5. 8.3.6.5 栅极驱动器故障 (GDF)
        6. 8.3.6.6 热警告 (OTP)（仅限 SPI）
        7. 8.3.6.7 热关断 (OTSD)
    4. 8.4 器件功能模式
      1. 8.4.1 栅极驱动器功能模式
        1. 8.4.1.1 睡眠模式
        2. 8.4.1.2 运行模式
        3. 8.4.1.3 故障复位（CLR_FLT 或 ENABLE 复位脉冲）
      2. 8.4.2 降压稳压器功能模式
        1. 8.4.2.1 连续导通模式 (CCM)
        2. 8.4.2.2 Eco-mode 控制方案
    5. 8.5 编程
      1. 8.5.1 SPI 通信
        1. 8.5.1.1 SPI
          1. 8.5.1.1.1 SPI 格式
    6. 8.6 寄存器映射
      1. 8.6.1 状态寄存器
        1. 8.6.1.1 故障状态寄存器 1（地址 = 0x00）
        2. 8.6.1.2 故障状态寄存器 2（地址 = 0x01）
      2. 8.6.2 控制寄存器
        1. 8.6.2.1 驱动器控制寄存器（地址 = 0x02）
        2. 8.6.2.2 栅极驱动 HS 寄存器（地址 = 0x03）
        3. 8.6.2.3 栅极驱动 LS 寄存器（地址 = 0x04）
        4. 8.6.2.4 OCP 控制寄存器（地址 = 0x05）
        5. 8.6.2.5 CSA 控制寄存器（仅限 DRV8323x）（地址 = 0x06）
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 主要应用
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 外部 MOSFET 支持
            1. 9.2.1.2.1.1 示例
          2. 9.2.1.2.2 IDRIVE 配置
            1. 9.2.1.2.2.1 示例
          3. 9.2.1.2.3 VDS 过流监视器配置
            1. 9.2.1.2.3.1 示例
          4. 9.2.1.2.4 检测放大器双向配置（DRV8323 和 DRV8323R）
            1. 9.2.1.2.4.1 示例
          5. 9.2.1.2.5 降压稳压器配置（DRV8320R 和 DRV8323R）
        3. 9.2.1.3 应用曲线
      2. 9.2.2 备选应用
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 感测放大器单向配置
            1. 9.2.2.2.1.1 示例
      3. 9.2.3 未使用的引脚和功能
  11. 10电源相关建议
    1. 10.1 发电机模式下的电源注意事项
    2. 10.2 确定大容量电容器的大小
  12. 11布局
    1. 11.1 布局指南
      1. 11.1.1 降压稳压器布局指南
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 器件命名规则
    2. 12.2 文档支持
      1. 12.2.1 相关文档
    3. 12.3 接收文档更新通知
    4. 12.4 支持资源
    5. 12.5 商标
    6. 12.6 静电放电警告
    7. 12.7 术语表
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.4.1.1 睡眠模式

ENABLE 引脚用于管理 DRV832x 系列器件的状态。当 ENABLE 引脚为低电平时，该器件将进入低功耗睡眠模式。在睡眠模式下，所有栅极驱动器、检测放大器（如果存在）、所有外部 MOSFET、电荷泵、DVDD 稳压器和 SPI 总线均被禁用。LMR16006X 降压稳压器（如果存在）并非由 ENABLE 引脚控制，可独立于栅极驱动器运行。必须在 ENABLE 引脚触发下降沿之后再过去 tSLEEP 时间后，器件才能进入睡眠模式。

注：

在 ENABLE 引脚变为低电平后，INHx 和 INLx 引脚应在 tRST（最大值 40μs）之前处于低电平，以防止在任何栅极为高电平时 GHx 和 GLx 输出进入高阻态。

图 8-34 显示了在 ENABLE 引脚变为低电平后，如果 INHx 和 INLx 引脚在驱动器输出忽略输入（ENABLE 变为低电平后 50μs）之前已处于低电平，该器件的行为。当器件开始进入睡眠模式的过程时，GHx 和 GLx 引脚将保持低电平。图 8-35 显示了在驱动器输出忽略输入之前未将输入 PWM 拉低时的器件行为。在 ENABLE 引脚变为低电平后，GHx 和 GLx 引脚将跟随输入 50μs，然后将变为高阻态，直到 ENABLE 引脚变为低电平后 nFAULT 变为低电平长达 400μs。为了避免这种行为，在 ENABLE 引脚变为低电平后，INHx 和 INLx 引脚应在 tRST（最大值 40μs）之前处于低电平，如图 8-34 所示，以避免在任何栅极输出为高电平时 GHx 和 GLx 输出进入高阻态。

DRV8320 DRV8320R DRV8323 DRV8323R ENABLE 低电平时序图：在忽略 PWM 输入之前输入为低电平
图 8-34 ENABLE 低电平时序图：在忽略 PWM 输入之前输入为低电平
DRV8320 DRV8320R DRV8323 DRV8323R ENABLE 低电平时序图：ENABLE 引脚变为低电平后输入继续切换 50μs
图 8-35 ENABLE 低电平时序图：ENABLE 引脚变为低电平后输入继续切换 50μs

如果 ENABLE 引脚被拉至高电平，那么该器件会自动退出睡眠模式。必须在经过 tWAKE 时间之后，器件才能针对输入做好准备。

在睡眠模式下，当 VVM < VUVLO时，所有外部 MOSFET 都被禁用。高侧栅极引脚 GHx 由内部下拉电阻器拉至 SHx 引脚，低侧栅极引脚 GLx 由内部下拉电阻器拉至 PGND 引脚。

注：

在器件通过 ENABLE 引脚上电和下电期间，nFAULT 引脚保持低电平，因为内部稳压器使能或禁用。启用或禁用稳压器后，nFAULT 引脚会自动释放。nFAULT 引脚处于低电平的持续时间不超过 tSLEEP 或 tWAKE 时间。