ZHCSZ00A May 2024 – September 2025 DRV8000-Q1
PRODUCTION DATA
| 引脚 | I/O(1) | 类型 | 说明 | |
|---|---|---|---|---|
| 编号 | 名称 | |||
|
1 |
OUT4 | O | 电源 | 440mΩ 半桥输出 4。 |
| 2 | PVDD | I | 电源 | 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1μF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10μF 的局部大容量电容。 |
| 3 | VCP | I/O | 电源 | 电荷泵输出。在 VCP 和 PVDD 引脚之间连接一个 1μF、16V 陶瓷电容器。 |
| 4 | CP1H | I/O | 电源 | 电荷泵开关节点。在 CP1H 引脚和 CP1L 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。 |
| 5 | CP1L | I/O | 电源 | |
| 6 | CP2H | I/O | 电源 | 电荷泵开关节点。在 CP2H 引脚和 CP2L 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。 |
| 7 | CP2L | I/O | 电源 | |
|
8 |
PVDD | I | 电源 | 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1µF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10µF 的局部大容量电容。 |
|
9 |
OUT5 | O | 电源 | 155mΩ 半桥输出 5。 |
|
10 |
PGND | I/O | 接地 | 器件接地。连接到系统地。 |
|
11 |
OUT1 | O | 电源 | 1.54Ω 半桥输出 1。 |
|
12 |
OUT2 | O | 电源 | 1.54Ω 半桥输出 2。 |
|
13 |
GD_IN1 | I | 数字 | 栅极驱动器半桥和 H 桥控制输入 1。 |
|
14 |
GD_IN2 |
I |
数字 |
栅极驱动器半桥和 H 桥控制输入 2。 |
| 15 | PWM1 | I | 数字 | 用于对除电致变色和栅极驱动器之外所有驱动器进行调节的 PWM 输入 1。 |
| 16 | nSCS | I | 数字 | 串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。 |
| 17 | SDI | I | 数字 | 串行数据输入。在 SCLK 引脚的下降沿捕捉数据。内部下拉电阻。 |
| 18 | SDO | O | 数字 | 串行数据输出。在 SCLK 引脚的上升沿移出数据。推挽式输出。 |
| 19 | SCLK | I | 数字 | 串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。内部下拉电阻。 |
|
20 |
IPROPI/PWM2 | I/O | 模拟 | 检测输出从任何驱动器负载电流反馈、PVDD 电压反馈或热仪表组温度反馈进行多路复用。也可针对半桥驱动器配置为第二个 PWM 引脚输入。 |
| 21 | SO | O | 模拟 | 分流放大器输出。 |
| 22 | DRVOFF | I | 模拟 | 栅极驱动器关断引脚。置为逻辑高电平可将高侧和低侧栅极驱动器输出拉低。内部下拉电阻。 |
|
23 |
nSLEEP | I | 模拟 | 器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。 |
|
24 |
DVDD | I | 电源 | 器件逻辑和数字输出电源输入。建议在 DVDD 和 GND 引脚之间连接一个 1.0µF、6.3V 的陶瓷电容器。 |
|
25 |
DGND | I/O | 接地 | 器件接地。连接到系统地。 |
|
26 |
ECFB | I/O | 电源 | 对于 EC 控制,引脚用作电压监控输入和快速放电低侧开关。如果不使用 EC 驱动功能,则通过 10kΩ 电阻器将此引脚连接到 GND。 |
|
27 |
ECDRV | O | 模拟 | 对于 EC 控制,引脚控制外部 MOSFET 的栅极以进行 EC 电压调节 |
| 28 | SH_HS | I | 模拟 | 高侧加热器 MOSFET 的源极引脚和加热器负载的输出。连接到高侧 MOSFET 的源极。 |
| 29 | GH_HS | O | 模拟 | 加热器 MOSFET 的栅极驱动器输出。连接到高侧 MOSFET 的栅极。 |
| 30 | SN | I | 模拟 | 放大器负输入。连接到分流电阻器的负端子。 不建议对分流放大器的输入端进行额外滤波。 |
| 31 | SP | I | 模拟 | 放大器正输入。连接到分流电阻器的正端子。 不建议对分流放大器的输入端进行额外滤波。 |
| 32 | GH2 | O | 模拟 | 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。不建议将栅极驱动串联电阻作为影响交叉转换时序的手段。 |
| 33 | SH2 | I | 模拟 | 高侧源极感测输入。连接到高侧 MOSFET 源极。 |
| 34 | GL2 | O | 模拟 | 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。 |
| 35 | SL | I | 模拟 | 低侧 MOSFET 栅极驱动感测和电源返回。通过指向低侧 MOSFET 接地回路的低阻抗路径连接到系统接地端。 |
| 36 | GL1 | O | 模拟 | 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。 |
| 37 | SH1 | I | 模拟 | 高侧源极感测输入。连接到高侧 MOSFET 源极。 |
| 38 | GH1 | O | 电源 | 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。不建议将栅极驱动串联电阻作为影响交叉转换时序的手段。 |
|
39 |
OUT12 | O | 电源 | 1.2Ω 高侧驱动器输出 12。连接到低侧负载。 |
|
40 |
OUT11 | O | 电源 | 1.2Ω 高侧驱动器输出 11。可配置为 EC 驱动器的 SC 保护开关。连接到低侧负载。 |
|
41 |
OUT10 | O | 电源 | 1.2Ω 高侧驱动器输出 10。连接到低侧负载。 |
|
42 |
OUT9 | O | 电源 | 1.2Ω 高侧驱动器输出 9。连接到低侧负载。 |
|
43 |
OUT8 | O | 电源 | 1.2Ω 高侧驱动器输出 8。连接到低侧负载。 |
|
44 |
OUT7 | O | 电源 | 具有可配置的 RDSON (400mΩ/1200mΩ) 的高侧驱动器输出。连接到低侧负载。 |
|
45 |
PVDD | I | 电源 | 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1µF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10µF 的局部大容量电容。 |
|
46 |
OUT6 | O | 电源 | 185mΩ 半桥输出 6。 |
|
47 |
PGND | I/O | 接地 | 器件接地。连接到系统地。 |
|
48 |
OUT3 | O | 电源 | 440mΩ 半桥输出 3。 |