ZHCSZ00A May   2024  – September 2025 DRV8000-Q1

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 汽车
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 RGZ 封装
    5. 6.5 电气特性
    6. 6.6 时序要求
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 外部组件
    4. 7.4 特性说明
      1. 7.4.1 加热器 MOSFET 驱动器
        1. 7.4.1.1 加热器 MOSFET 驱动器控制
        2. 7.4.1.2 加热器 MOSFET 驱动器保护
          1. 7.4.1.2.1 加热器 SH_HS 内部二极管
          2. 7.4.1.2.2 加热器 MOSFET VDS 过流保护 (HEAT_VDS)
          3. 7.4.1.2.3 加热器 MOSFET 开路负载检测
      2. 7.4.2 高侧驱动器
        1. 7.4.2.1 高侧驱动器控制
          1. 7.4.2.1.1 高侧驱动器 PWM 发生器
          2. 7.4.2.1.2 恒流模式
          3. 7.4.2.1.3 OUTx HS ITRIP 行为
          4. 7.4.2.1.4 高侧驱动器 - 并行输出
        2. 7.4.2.2 高侧驱动器保护电路
          1. 7.4.2.2.1 高侧驱动器内部二极管
          2. 7.4.2.2.2 高侧驱动器短路保护
          3. 7.4.2.2.3 高侧驱动器过流保护
          4. 7.4.2.2.4 高侧驱动器开路负载检测
      3. 7.4.3 电致变色玻璃驱动器
        1. 7.4.3.1 电致变色驱动器控制
        2. 7.4.3.2 电致变色驱动器保护
      4. 7.4.4 半桥驱动器
        1. 7.4.4.1 半桥控制
        2. 7.4.4.2 OUT1 和 OUT2 高侧驱动器模式
        3. 7.4.4.3 半桥寄存器控制
        4. 7.4.4.4 半桥 ITRIP 调节
        5. 7.4.4.5 半桥保护和诊断
          1. 7.4.4.5.1 半桥关断状态诊断 (OLP)
          2. 7.4.4.5.2 半桥开路负载检测
          3. 7.4.4.5.3 半桥过流保护
      5. 7.4.5 栅极驱动器
        1. 7.4.5.1 输入 PWM 模式
          1. 7.4.5.1.1 半桥控制
          2. 7.4.5.1.2 H 桥控制
          3. 7.4.5.1.3 DRVOFF - 栅极驱动器关断引脚
        2. 7.4.5.2 智能栅极驱动器 - 功能方框图
          1. 7.4.5.2.1  智能栅极驱动器
          2. 7.4.5.2.2  功能方框图
          3. 7.4.5.2.3  压摆率控制 (IDRIVE)
          4. 7.4.5.2.4  栅极驱动器状态机 (TDRIVE)
            1. 7.4.5.2.4.1 tDRIVE 计算示例
          5. 7.4.5.2.5  传播延迟降低 (PDR)
          6. 7.4.5.2.6  PDR 预充电/预放电控制环路运行详细信息
          7. 7.4.5.2.7  PDR 后充电/后放电控制环路运行详细信息
            1. 7.4.5.2.7.1 PDR 充电后/放电后设置
          8. 7.4.5.2.8  检测驱动和续流 MOSFET
          9. 7.4.5.2.9  自动占空比补偿 (DCC)
          10. 7.4.5.2.10 闭环压摆时间控制 (STC)
            1. 7.4.5.2.10.1 STC 控制环路设置
        3. 7.4.5.3 三倍器(双极)电荷泵
        4. 7.4.5.4 宽共模差分电流分流放大器
        5. 7.4.5.5 栅极驱动器保护电路
          1. 7.4.5.5.1 MOSFET VDS 过流保护 (VDS_OCP)
          2. 7.4.5.5.2 栅极驱动器故障 (VGS_GDF)
          3. 7.4.5.5.3 离线短路和开路负载检测(OOL 和 OSC)
      6. 7.4.6 检测输出 (IPROPI)
      7. 7.4.7 保护电路
        1. 7.4.7.1 故障复位 (CLR_FLT)
        2. 7.4.7.2 DVDD 逻辑电源上电复位 (DVDD_POR)
        3. 7.4.7.3 PVDD 电源欠压监测器 (PVDD_UV)
        4. 7.4.7.4 PVDD 电源过压监测器 (PVDD_OV)
        5. 7.4.7.5 VCP 电荷泵欠压锁定 (VCP_UV)
        6. 7.4.7.6 热仪表组
        7. 7.4.7.7 看门狗计时器
        8. 7.4.7.8 故障检测和响应汇总表
    5. 7.5 编程
      1. 7.5.1 串行外设接口 (SPI)
      2. 7.5.2 SPI 格式
      3. 7.5.3 时序图
  9. DRV8000-Q1 寄存器映射
    1. 8.1 DRV8000-Q1_STATUS 寄存器
    2. 8.2 DRV8000-Q1_CNFG 寄存器
    3. 8.3 DRV8000-Q1_CTRL 寄存器
  10. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 IDRIVE 计算示例
        2. 9.2.2.2 tDRIVE 计算示例
        3. 9.2.2.3 最大 PWM 开关频率
        4. 9.2.2.4 电流分流放大器配置
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11预量产版修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录
    2. 12.2 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚配置和功能

DRV8000-Q1 VQFN (RGZ) 48 引脚封装和引脚功能图 5-1 VQFN (RGZ) 48 引脚封装和引脚功能
表 5-1 引脚功能
引脚 I/O(1) 类型 说明
编号 名称

1

OUT4 O 电源 440mΩ 半桥输出 4。
2 PVDD I 电源 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1μF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10μF 的局部大容量电容。
3 VCP I/O 电源 电荷泵输出。在 VCP 和 PVDD 引脚之间连接一个 1μF、16V 陶瓷电容器。
4 CP1H I/O 电源 电荷泵开关节点。在 CP1H 引脚和 CP1L 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。
5 CP1L I/O 电源
6 CP2H I/O 电源 电荷泵开关节点。在 CP2H 引脚和 CP2L 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。
7 CP2L I/O 电源

8

PVDD I 电源 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1µF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10µF 的局部大容量电容。

9

OUT5 O 电源 155mΩ 半桥输出 5。

10

PGND I/O 接地 器件接地。连接到系统地。

11

OUT1 O 电源 1.54Ω 半桥输出 1。

12

OUT2 O 电源 1.54Ω 半桥输出 2。

13

GD_IN1 I 数字 栅极驱动器半桥和 H 桥控制输入 1。

14

GD_IN2

I

数字

栅极驱动器半桥和 H 桥控制输入 2。
15 PWM1 I 数字 用于对除电致变色和栅极驱动器之外所有驱动器进行调节的 PWM 输入 1。
16 nSCS I 数字 串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。
17 SDI I 数字 串行数据输入。在 SCLK 引脚的下降沿捕捉数据。内部下拉电阻。
18 SDO O 数字 串行数据输出。在 SCLK 引脚的上升沿移出数据。推挽式输出。
19 SCLK I 数字 串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。内部下拉电阻。

20

IPROPI/PWM2 I/O 模拟 检测输出从任何驱动器负载电流反馈、PVDD 电压反馈或热仪表组温度反馈进行多路复用。也可针对半桥驱动器配置为第二个 PWM 引脚输入。
21 SO O 模拟 分流放大器输出。
22 DRVOFF I 模拟 栅极驱动器关断引脚。置为逻辑高电平可将高侧和低侧栅极驱动器输出拉低。内部下拉电阻。

23

nSLEEP I 模拟 器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。

24

DVDD I 电源 器件逻辑和数字输出电源输入。建议在 DVDD 和 GND 引脚之间连接一个 1.0µF、6.3V 的陶瓷电容器。

25

DGND I/O 接地 器件接地。连接到系统地。

26

ECFB I/O 电源 对于 EC 控制,引脚用作电压监控输入和快速放电低侧开关。如果不使用 EC 驱动功能,则通过 10kΩ 电阻器将此引脚连接到 GND。

27

ECDRV O 模拟 对于 EC 控制,引脚控制外部 MOSFET 的栅极以进行 EC 电压调节
28 SH_HS I 模拟 高侧加热器 MOSFET 的源极引脚和加热器负载的输出。连接到高侧 MOSFET 的源极。
29 GH_HS O 模拟 加热器 MOSFET 的栅极驱动器输出。连接到高侧 MOSFET 的栅极。
30 SN I 模拟 放大器负输入。连接到分流电阻器的负端子。
不建议对分流放大器的输入端进行额外滤波。
31 SP I 模拟 放大器正输入。连接到分流电阻器的正端子。
不建议对分流放大器的输入端进行额外滤波。
32 GH2 O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。不建议将栅极驱动串联电阻作为影响交叉转换时序的手段。
33 SH2 I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
34 GL2 O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
35 SL I 模拟 低侧 MOSFET 栅极驱动感测和电源返回。通过指向低侧 MOSFET 接地回路的低阻抗路径连接到系统接地端。
36 GL1 O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
37 SH1 I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
38 GH1 O 电源 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。不建议将栅极驱动串联电阻作为影响交叉转换时序的手段。

39

OUT12 O 电源 1.2Ω 高侧驱动器输出 12。连接到低侧负载。

40

OUT11 O 电源 1.2Ω 高侧驱动器输出 11。可配置为 EC 驱动器的 SC 保护开关。连接到低侧负载。

41

OUT10 O 电源 1.2Ω 高侧驱动器输出 10。连接到低侧负载。

42

OUT9 O 电源 1.2Ω 高侧驱动器输出 9。连接到低侧负载。

43

OUT8 O 电源 1.2Ω 高侧驱动器输出 8。连接到低侧负载。

44

OUT7 O 电源 具有可配置的 RDSON (400mΩ/1200mΩ) 的高侧驱动器输出。连接到低侧负载。

45

PVDD I 电源 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1µF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10µF 的局部大容量电容。

46

OUT6 O 电源 185mΩ 半桥输出 6。

47

PGND I/O 接地 器件接地。连接到系统地。

48

OUT3 O 电源 440mΩ 半桥输出 3。
I = 输入,O = 输出