ZHCSNQ7C December   2020  – November 2022 DP83TG720R-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 器件比较表
  6. 6 引脚配置和功能
    1.     引脚功能
    2. 6.1 引脚状态
    3. 6.2 引脚电源域
  7. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 时序要求
    7. 7.7 时序图
    8. 7.8 LED 驱动特性
  8. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 诊断工具套件
        1. 8.3.1.1 信号质量指示器
        2. 8.3.1.2 时域反射计
        3. 8.3.1.3 数据路径内置自检
          1. 8.3.1.3.1 环回模式
          2. 8.3.1.3.2 数据生成器
          3. 8.3.1.3.3 编程数据路径 BIST
        4. 8.3.1.4 温度和电压检测
        5. 8.3.1.5 静电放电检测
      2. 8.3.2 合规性测试模式
        1. 8.3.2.1 测试模式 1
        2. 8.3.2.2 测试模式 2
        3. 8.3.2.3 测试模式 4
        4. 8.3.2.4 测试模式 5
        5. 8.3.2.5 测试模式 6
        6. 8.3.2.6 测试模式 7
    4. 8.4 器件功能模式
      1. 8.4.1  断电
      2. 8.4.2  复位
      3. 8.4.3  待机
      4. 8.4.4  正常
      5. 8.4.5  睡眠
      6. 8.4.6  状态转换
        1. 8.4.6.1 状态转换 #1 - 待机到正常
        2. 8.4.6.2 状态转换 #2 - 正常到待机
        3. 8.4.6.3 状态转换 #3 - 正常到睡眠
        4. 8.4.6.4 状态转换 #4 - 睡眠到正常
      7. 8.4.7  媒体相关接口
        1. 8.4.7.1 MDI 主模式和 MDI 从模式配置
        2. 8.4.7.2 自动极性检测和校正
      8. 8.4.8  MAC 接口
        1. 8.4.8.1 简化千兆位媒体独立接口
      9. 8.4.9  串行管理接口
      10. 8.4.10 直接寄存器访问
      11. 8.4.11 扩展寄存器空间访问
      12. 8.4.12 写入地址操作
        1. 8.4.12.1 示例 - 写入地址操作
      13. 8.4.13 读取地址操作
        1. 8.4.13.1 示例 - 读取地址操作
      14. 8.4.14 写入操作（无后增量）
        1. 8.4.14.1 示例 - 写入操作（无后增量）
      15. 8.4.15 读取操作（无后增量）
        1. 8.4.15.1 示例 - 读取操作（无后增量）
      16. 8.4.16 写入操作（有后增量）
        1. 8.4.16.1 示例 - 写入操作（有后增量）
      17. 8.4.17 读取操作（有后增量）
        1. 8.4.17.1 示例 - 读取操作（有后增量）
    5. 8.5 编程
      1. 8.5.1 搭接配置
      2. 8.5.2 LED 配置
      3. 8.5.3 PHY 地址配置
    6. 8.6 寄存器映射
      1. 8.6.1 寄存器访问汇总
      2. 8.6.2 DP83TG720 Registers
        1. 8.6.2.1 基址寄存器
  9. 9 应用和实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
  10. 10电源相关建议
  11. 11与 TI 的 100BT1 PHY 兼容
  12. 12布局
    1. 12.1 布局指南
      1. 12.1.1 信号布线
      2. 12.1.2 返回路径
      3. 12.1.3 物理媒体连接
      4. 12.1.4 金属浇注
      5. 12.1.5 PCB 层堆叠
  13. 13器件和文档支持
    1. 13.1 接收文档更新通知
    2. 13.2 支持资源
    3. 13.3 商标
    4. 13.4 Electrostatic Discharge Caution
    5. 13.5 术语表
  14. 14机械、封装和可订购信息
    1. 14.1 封装选项附录
      1. 14.1.1 封装信息
      2. 14.1.2 卷带封装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.6 时序要求

(1)
参数 测试条件 最小值 标称值 最大值 单位
上电时序
T5.1 VDDA3P3 持续时间(2) 0% 至 100% (+/- 10 VDDA3P3) 0.5 40 ms
T5.2 VDD1P0 持续时间(2) 0% 至 100% (+/- 10 VDD1P0) 0.1 40 ms
T5.2 VDDIO 持续时间(2) VDDIO = 1.8V 0.1 40 ms
T5.2 VDDIO 持续时间(2) VDDIO = 2.5V 0.1 40 ms
T5.2 VDDIO 持续时间(2) VDDIO = 3.3V 0.1 40 ms
T5.2 VSLEEP 持续时间(2) 0% 至 100% (+/- 10 VSLEEP) 0.1 40 ms
T5.3 上电后的晶振稳定时间（从最后电源轨上升到 100%） 1500 µs
T5.4 上电后的振荡器稳定时间（从最后电源轨上升到 100%）(3) 20 ms
T5.5 MDC 前导码之前的上电后稳定时间，用于寄存器访问 65 ms
T5.6 上电后的硬件配置锁存时间 60 ms
T5.7 硬件配置引脚在锁存完成后转换为功能模式 110 ns
T5.8 上电后的 PAM3 IDLE 流（主模式） 60 ms
复位时序 (RESET_N)
T6.1 复位脉冲宽度 5 µs
T6.2 MDC 前导码之前的复位后稳定时间，用于寄存器访问 1 ms
T6.3 复位后的硬件配置锁存时间 2 µs
T6.4 硬件配置引脚在锁存完成后转换为功能模式 1.5 µs
T6.5 复位后的 PAM3 IDLE 流（主模式） 1500 µs
SMI 时序
T4.1 MDC 至 MDIO（输出）延迟时间（25pF 负载） 0 6 10 ns
T4.2 MDIO（输入）至 MDC 建立时间 10 ns
T4.3 MDIO（输入）至 MDC 保持时间 10 ns
MDC 频率（25pF 负载） 2.5 20 MHz
接收延迟时序
MDI 上的 SSD 符号至 RX_CTRL 已置位 RGMII RX_CLK 的上升沿 8 µs
MDI 上的 SSD 符号至 RX_CTRL 已置位 RGMII RX_CLK 的上升沿（RS-FEC 旁路模式） 400 ns
发送延迟时序
TX_CTRL 置位的 RGMII 上升沿 TX_CLK 至 MDI 上的 SSD 符号 0.8 µs
TX_CTRL 置位的 RGMII 上升沿 TX_CLK 至 MDI 上的 SSD 符号（RS-FEC 旁路模式） 600 ns
25MHz 振荡器要求
频率 (XI) 25 MHz
频率容差及稳定性与温度及老化之间的关系 –100 100 ppm
上升/下降时间 (10% - 90%)(6) 8 ns
抖动 (RMS) 集成，高达 5MHz 1 ps
占空比 40 50 60 %
RGMII 时序
TsetupR TX_D[3:0]，TX_CTRL 设置至 TX_CLK 在 PHY 引脚上 1 2 ns
TholdR TX_D[3:0]，TX_CLK 后的 TX_CTRL 保持(5) 在 PHY 引脚上 1 2 ns
TskewT RX_D[3:0]，RX_CLK 后的 RX_CTRL 延迟（已启用对齐模式） 在 PHY 引脚上 -500 0 500 ps
TskewT (Shift) RX_D[3:0]，RX_CLK 后的 RX_CTRL 延迟（已启用漂移模式，默认设置）(4) 在 PHY 引脚上 2.190 2.650 2.970 ns
Tcyc 时钟周期时长 RX_CLK 7.2 8 8.8 ns
Tcyc 时钟周期时长 TX_CLK 7.2 8 8.8 ns
Duty_G 占空比 RX_CLK 45 50 55 %
Duty_G 占空比 TX_CLK 45 50 55 %
Tr 上升时间 (20% - 80%) CL=Ctrace = 5pF 0.75 ns
Tf 下降时间 (20% - 80%) CL=Ctrace = 5pF 0.75 ns
RGMII RX 漂移模式延迟 DLL DLL_RX_DELAY_CTRL_SL = 0(4) 0.330 0.650 0.970 ns
DLL DLL_RX_DELAY_CTRL_SL = 1(4) 0.580 0.900 1.220 ns
 DLL DLL_RX_DELAY_CTRL_SL = 2(4) 0.830 1.150 1470 ns
DLL DLL_RX_DELAY_CTRL_SL = 3(4) 1.000 1.400 1.720 ns
DLL DLL_RX_DELAY_CTRL_SL = 4(4) 1.230 1.650 1.970 ns
DLL DLL_RX_DELAY_CTRL_SL = 5(4) 1.490 1.990 2.220 ns
DLL DLL_RX_DELAY_CTRL_SL = 6(4) 1.690 2.150 2.470 ns
 DLL DLL_RX_DELAY_CTRL_SL = 7(4) 1.960 2.400 2.730 ns
 DLL DLL_RX_DELAY_CTRL_SL = 8(4) 2.180 2.650 2.970 ns
 DLL DLL_RX_DELAY_CTRL_SL = 9(4) 2.490 2.900 3.220 ns
RGMII 漂移 TX 模式延迟
DLL DLL_TX_DELAY_CTRL_SL = 1(4) (7) 0.08 0.25 0.38 ns
DLL DLL_TX_DELAY_CTRL_SL = 2(4) (7) 0.27 0.49 0.67 ns
DLL DLL_TX_DELAY_CTRL_SL = 3(4) (7) 0.51 0.73 0.91 ns
DLL DLL_TX_DELAY_CTRL_SL = 4(4) (7) 0.75 0.97 1.15 ns
DLL DLL_TX_DELAY_CTRL_SL = 5(4) (7) 0.94 1.21 1.44 ns
DLL DLL_TX_DELAY_CTRL_SL = 6(4) (7) 1.18 1.45 1.68 ns
 DLL DLL_TX_DELAY_CTRL_SL = 7(4) (7) 1.37 1.69 1.98 ns
DLL DLL_TX_DELAY_CTRL_SL = 8(4) (7) 1.61 1.93 2.22 ns
DLL DLL_TX_DELAY_CTRL_SL = 9(4) (7) 1.85 2.17 2.46 ns
DLL DLL_TX_DELAY_CTRL_SL = 10(4) (7) 2.04 2.42 2.75 ns
DLL DLL_TX_DELAY_CTRL_SL = 11(4) (7) 2.28 2.65 2.99 ns
DLL DLL_TX_DELAY_CTRL_SL = 12(4) (7) 2.52 2.9 3.23 ns
25MHz 晶振要求
频率 25 MHz
频率容差及稳定性与温度及老化之间的关系 –100 100 ppm
等效串联电阻 100 Ω
输出时钟时序 (CLKOUT)
频率 25 MHz
占空比（已连接晶振） 45 55 %
上升/下降时间 (10% - 90%) 2.5 ns
抖动 (RMS)（从模式，MAC 接口：SGMII） 5 ps
抖动 (RMS)（主模式，MAC 接口：SGMII） 2.4 ps
抖动 (RMS)（从模式，MAC 接口：RGMII） 11 ps
抖动 (RMS)（主模式，MAC 接口：RGMII） 15 ps
睡眠进入和唤醒
WAKE 低电平至睡眠进入；INH 转换为低电平 正常模式，MDI_Energy = FALSE sleep_en = TRUE 64 85 us
sleep_en = True 至睡眠进入；INH 转换为低电平（主模式） 正常模式，WAKE = 低电平，MDI_Energy = FALSE 5 85 us
sleep_en = True 至睡眠进入；INH 转换为低电平（从模式） 正常模式，WAKE = 低电平，MDI_Energy = FALSE 5000 us
MDI 能量损耗至睡眠进入；INH 转换为低电平 正常模式，WAKE = 低电平，sleep_en = TRUE 5 ms
本地唤醒脉冲持续时间（在 WAKE 引脚上） 睡眠模式，WAKE 引脚 80 µs
从 MDI 唤醒的 Send-S/Send-T 模式持续时间 睡眠模式，从模式 1.25 ms
本地唤醒；INH 转换为高电平 睡眠模式，WAKE 引脚的上升沿至 INH 的上升沿 85 us
MDI 上使 PHY 保持睡眠模式的容许差分噪声电平 睡眠模式 200 mV 峰峰值
用于有效唤醒的链路伙伴 VOD（对于 5m 电缆） 睡眠模式 840 mV 峰峰值
(1) 由生产测试、特性或设计确保。
(2) 电源轨上无电源时序限制
(3) 如果 OSC 时钟延迟，则需在 Osc 时钟稳定后增加复位
(4) 请参阅寄存器 [0x0430]，了解 RX 和 TX 延迟代码的可编程性信息
(5) PHY 在 TX_CLK 上为 TX_D[3:0] 提供内部延迟，最多可增加 2ns 偏斜。请参阅寄存器 [0x0430]，了解可编程性信息
(6) 对于 40% 至 55% 的占空比，所支持的最大上升/下降时间为 8ns。对于 40% 至 60% 的占空比，最大上升/下降时间将为 6ns 
(7) 适用于 1.8V VDDIO 的数据。