ZHCSS22 april   2023 DLP670RE

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 修订历史记录
  6. 引脚配置和功能
  7. 规格
    1. 6.1  绝对最大额定值
    2. 6.2  存储条件
    3. 6.3  ESD 等级
    4. 6.4  建议的工作条件
    5. 6.5  热性能信息
    6. 6.6  电气特性
    7. 6.7  时序要求
    8. 6.8  系统安装接口负载
    9. 6.9  微镜阵列物理特性
    10. 6.10 微镜阵列光学特性
    11. 6.11 窗口特性
    12. 6.12 芯片组元件使用规格
  8. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电源接口
      2. 7.3.2 时序
    4. 7.4 器件功能模式
    5. 7.5 光学接口和系统图像质量注意事项
      1. 7.5.1 数字光圈和杂散光控制
      2. 7.5.2 光瞳匹配
      3. 7.5.3 照明溢出
    6. 7.6 微镜阵列温度计算
    7. 7.7 微镜着陆开或着陆关占空比
      1. 7.7.1 微镜着陆开或着陆关占空比的定义
      2. 7.7.2 DMD 的着陆占空比和使用寿命
      3. 7.7.3 着陆占空比和运行 DMD 温度
      4. 7.7.4 估算产品或应用的长期平均着陆占空比
  9. 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
  10. 电源要求
    1. 9.1 DMD 电源要求
    2. 9.2 DMD 电源上电程序
    3. 9.3 DMD 电源断电过程
  11. 10器件文档支持
    1. 10.1 第三方产品免责声明
    2. 10.2 器件支持
      1. 10.2.1 器件命名规则
      2. 10.2.2 器件标识
    3. 10.3 文档支持
      1. 10.3.1 相关文档
    4. 10.4 接收文档更新通知
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

时序要求

在建议运行条件(节 6.4)下(除非另有说明)。(5)
说明(1) 最小值 典型值 最大值 单位
SCP 接口(2)
tr 上升时间 20% 至 80% 参考点 200 ns
tƒ 下降时间 80% 至 20% 参考点 200 ns
LVDS 接口(2)
tr 上升时间 20%至80% 100 400 ps
tƒ 下降时间 80% 至 20% 100 400 ps
LVDS 时钟(3)
tc 周期时间 DCLK_A,50% 至 50% 2.5 ns
DCLK_B,50% 至 50% 2.5
tw 脉冲持续时间 DCLK_A,50% 至 50% 1.19 1.25 ns
DCLK_B,50% 至 50% 1.19 1.25
LVDS 接口(3)
tsu 建立时间 D_A(15:0),DCLK_A 的上升沿或下降沿之前 0.17 ns
D_B(15:0),DCLK_B 的上升沿或下降沿之前 0.17
tsu 建立时间 SCTRL_A,DCLK_A 的上升沿或下降沿之前 0.17 ns
SCTRL_B,DCLK_B 的上升沿或下降沿之前 0.17
th 保持时间 D_A(15:0),DCLK_A 的上升沿或下降沿之后 0.47 ns
D_B(15:0),DCLK_B 的上升沿或下降沿之后 0.47
th 保持时间 SCTRL_A,DCLK_A 的上升沿或下降沿之后 0.47 ns
SCTRL_B,DCLK_B 的上升沿或下降沿之后 0.47
LVDS 接口(4)
tskew 偏斜时间 通道 B 相对于通道 A(4) 通道 A 包括以下 LVDS 对:
DCLK_AP 和 DCLK_AN
SCTRL_AP 和 SCTRL_AN
D_AP(15:0) 和 D_AN(15:0)
–1.25 1.25 ns
通道 B 包括以下 LVDS 对:
DCLK_BP 和 DCLK_BN
SCTRL_BP 和 SCTRL_BN
D_BP(15:0) 和 D_BN(15:0)
有关引脚详细信息,请参阅节 5
请参阅图 6-6
请参阅图 6-8
请参阅图 6-9
在器件引脚上进行了测试。在分析输出时序时,必须考虑测试仪引脚电子元件及其传输线路影响。
GUID-AE723F35-2AB9-4188-8C3F-6E15FBE7782B-low.gif
未按比例显示
请参阅建议运行条件 的“SCP 接口”部分节 6.4
图 6-2 SCP 时序参数
GUID-0D2DA0EA-00A6-47E4-B391-A52231941368-low.gif
请参阅建议运行条件节 6.4)的“LVDS 接口”部分。
有关 LVDS 引脚列表,请参阅“引脚功能”表。
图 6-3 LVDS 电压定义(参考)
GUID-E86BDCF6-53D1-4058-A5CA-6293D9E1901C-low.gif
未按比例显示
请参阅建议运行条件节 6.4)的“LVDS 接口”部分。
图 6-4 LVDS 电压参数
GUID-D9C1C5B8-BBC9-4309-93A4-088197B9A644-low.gif
请参阅建议运行条件节 6.4)的“LVDS 接口”部分。
有关 LVDS 引脚列表,请参阅“引脚功能”表。
图 6-5 LVDS 等效输入电路
GUID-9B34FC3E-61BA-4B4B-B21E-E46DB9B41D9A-low.gif
未按比例显示
请参阅时序要求。
有关 LVDS 引脚和 SCP 引脚列表,请参阅“引脚功能”表。
图 6-6 上升时间和下降时间
GUID-1153600C-B6CF-4E2B-BFDE-C4EC07977CFA-low.gif图 6-7 输出传播测量的测试负载电路

在分析输出时序时,必须考虑测试仪引脚电子元件及其传输线路影响。系统设计应使用 IBIS 或其他仿真工具将时序基准负载与系统环境相关联。请参阅图 6-7

GUID-B6645863-2F12-4B7A-8491-0485D966B45F-low.gif
未按比例显示
请参阅时序要求中的“LVDS 接口”部分。
图 6-8 时序要求参数定义
GUID-B772ACA4-E4C2-4AB8-BB60-974EE687A6F1-low.gif
未按比例显示
请参阅时序要求中的“LVDS 接口”部分。
图 6-9 LVDS 接口通道偏斜定义