ZHCSIG7C July   2018  – August 2025 DAC61416 , DAC71416 , DAC81416

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器 (DAC) 架构
        1. 6.3.1.1 DAC 传递函数
        2. 6.3.1.2 DAC 寄存器结构
          1. 6.3.1.2.1 DAC 寄存器同步和异步更新
          2. 6.3.1.2.2 广播 DAC 寄存器
          3. 6.3.1.2.3 清除 DAC 操作
      2. 6.3.2 内部基准
      3. 6.3.3 器件复位选项
        1. 6.3.3.1 上电复位 (POR)
        2. 6.3.3.2 硬件复位
        3. 6.3.3.3 软件复位
      4. 6.3.4 热保护
        1. 6.3.4.1 模拟温度传感器：TEMPOUT 引脚
        2. 6.3.4.2 热关断
    4. 6.4 器件功能模式
      1. 6.4.1 切换模式
      2. 6.4.2 差分模式
      3. 6.4.3 断电模式
    5. 6.5 编程
      1. 6.5.1 独立操作
        1. 6.5.1.1 流模式操作
      2. 6.5.2 菊花链运行
      3. 6.5.3 帧错误校验
  8. 7 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 器件支持
      1. 9.1.1 开发支持
    2. 9.2 文档支持
      1. 9.2.1 相关文档
    3. 9.3 接收文档更新通知
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RHA|40
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.6 时序要求

在自然通风条件下的工作温度范围内测得（除非另有说明）
最小值 标称值 最大值 单位
串行接口 - 写入操作
f(SCLK) 串行时钟频率 VIO = 1.7V 至 2.7V 25 MHz
VIO = 2.7V 至 5.5V 50
tSCLKHIGH SCLK 高电平时间 VIO = 1.7V 至 2.7V 20 ns
VIO = 2.7V 至 5.5V 10
tSCLLOW SCLK 低电平时间 VIO = 1.7V 至 2.7V 20 ns
VIO = 2.7V 至 5.5V 10
tSDIS SDI 设置时间 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tSDIH SDI 保持时间 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tCSS CS 到 SCLK 下降沿建立时间 VIO = 1.7V 至 2.7V 30 ns
VIO = 2.7V 至 5.5V 15
tCSH SCLK 下降沿到 CS 上升沿 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tCSHIGH CS 高电平时间 VIO = 1.7V 至 2.7V 50 ns
VIO = 2.7V 至 5.5V 25
tDACWAIT 顺序 DAC 更新等待时间 VIO = 1.7V 至 2.7V 2.4 µs
VIO = 2.7V 至 5.5V 2.4
tBCASTWAIT 广播 DAC 更新等待时间 VIO = 1.7V 至 2.7V 4 µs
VIO = 2.7V 至 5.5V 4
串行接口 - 读取和菊花链运行，FSDO = 0
f(SCLK) 串行时钟频率 VIO = 1.7V 至 2.7V 15 MHz
VIO = 2.7V 至 5.5V 20
tSCLKHIGH SCLK 高电平时间 VIO = 1.7V 至 2.7V 33 ns
VIO = 2.7V 至 5.5V 25
tSCLLOW SCLK 低电平时间 VIO = 1.7V 至 2.7V 33 ns
VIO = 2.7V 至 5.5V 25
tSDIS SDI 设置时间 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tSDIH SDI 保持时间 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tCSS CS 到 SCLK 下降沿建立时间 VIO = 1.7V 至 2.7V 30 ns
VIO = 2.7V 至 5.5V 20
tCSH SCLK 下降沿至 CS 上升沿 VIO = 1.7V 至 2.7V 8 ns
VIO = 2.7V 至 5.5V 5
tCSHIGH CS 高电平时间 VIO = 1.7V 至 2.7V 50 ns
VIO = 2.7V 至 5.5V 25
tSDOZD SDO 三态条件到被驱动 VIO = 1.7V 至 2.7V 0 20 ns
VIO = 2.7V 至 5.5V 0 20
tSDODLY SDO 输出延迟 VIO = 1.7V 至 2.7V 0 35 ns
VIO = 2.7V 至 5.5V 0 20
串行接口 - 读取和菊花链运行，FSDO = 1
f(SCLK) 串行时钟频率 VIO = 1.7V 至 2.7V 25 MHz
VIO = 2.7V 至 5.5V 35
tSCLKHIGH SCLK 高电平时间 VIO = 1.7V 至 2.7V 20 ns
VIO = 2.7V 至 5.5V 14
tSCLLOW SCLK 低电平时间 VIO = 1.7V 至 2.7V 20 ns
VIO = 2.7V 至 5.5V 14
tSDIS SDI 设置时间 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tSDIH SDI 保持时间 VIO = 1.7V 至 2.7V 10 ns
VIO = 2.7V 至 5.5V 5
tCSS CS 到 SCLK 下降沿建立时间 VIO = 1.7V 至 2.7V 30 ns
VIO = 2.7V 至 5.5V 20
tCSH SCLK 下降沿至 CS 上升沿 VIO = 1.7V 至 2.7V 8 ns
VIO = 2.7V 至 5.5V 5
tCSHIGH CS 高电平时间 VIO = 1.7V 至 2.7V 50 ns
VIO = 2.7V 至 5.5V 25
tSDOZD SDO 三态条件到被驱动 VIO = 1.7V 至 2.7V 0 20 ns
VIO = 2.7V 至 5.5V 0 20
tSDODLY SDO 输出延迟 VIO = 1.7V 至 2.7V 0 35 ns
VIO = 2.7V 至 5.5V 0 20
数字逻辑
tLOGDLY CS 上升沿至 LDAC 或 CLR 下降沿延迟时间 VIO = 1.7V 至 2.7V 40 ns
tLOGDLY CS 上升沿至 LDAC 或 CLR 下降沿延迟时间 VIO = 2.7V 至 5.5V 20
tLDAC LDAC 低电平时间 VIO = 1.7V 至 2.7V 20 ns
VIO = 2.7V 至 5.5V 10
tCLR CLR 低电平时间 VIO = 1.7V 至 2.7V 20 ns
VIO = 2.7V 至 5.5V 10
tRESET POR 复位延迟 VIO = 1.7V 至 2.7V 1 ms
VIO = 2.7V 至 5.5V 1
fTOGGLE TOGGLE 频率 VIO = 1.7V 至 2.7V 100 kHz
VIO = 2.7V 至 5.5V 100