ZHCSSG9 june   2023 DAC539E4W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性：阈值 DAC
    6. 6.6  电气特性：比较器
    7. 6.7  电气特性：通用
    8. 6.8  时序要求：I2C 标准模式
    9. 6.9  时序要求：I2C 快速模式
    10. 6.10 时序要求：I2C 超快速模式
    11. 6.11 时序要求：SPI 写入操作
    12. 6.12 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    13. 6.13 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    14. 6.14 时序图
    15. 6.15 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 智能数模转换器 (DAC) 架构
      2. 7.3.2 阈值 DAC
        1. 7.3.2.1 电压基准和 DAC 传递函数
          1. 7.3.2.1.1 电源作为基准
          2. 7.3.2.1.2 内部基准
          3. 7.3.2.1.3 外部基准
      3. 7.3.3 查询表 (LUT)
      4. 7.3.4 编程接口
      5. 7.3.5 非易失性存储器 (NVM)
        1. 7.3.5.1 NVM 循环冗余校验 (CRC)
          1. 7.3.5.1.1 NVM-CRC-FAIL-USER 位
          2. 7.3.5.1.2 NVM-CRC-FAIL-INT 位
      6. 7.3.6 上电复位 (POR)
      7. 7.3.7 外部复位
      8. 7.3.8 寄存器映射锁定
    4. 7.4 器件功能模式
      1. 7.4.1 比较器模式
        1. 7.4.1.1 可编程迟滞比较器
      2. 7.4.2 断电模式
    5. 7.5 编程
      1. 7.5.1 SPI 编程模式
      2. 7.5.2 I2C 编程模式
        1. 7.5.2.1 F/S 模式协议
        2. 7.5.2.2 I2C 更新序列
          1. 7.5.2.2.1 地址字节
          2. 7.5.2.2.2 命令字节
        3. 7.5.2.3 I2C 读取序列
    6. 7.6 寄存器映射
      1. 7.6.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
      2. 7.6.2  DAC-x-MARGIN-HIGH 寄存器（地址 = 01h、07h、0Dh、13h）[复位 = 0000h]
      3. 7.6.3  DAC-x-MARGIN-LOW 寄存器（地址 = 02h、08h、0Eh、14h）[复位 = 0000h]
      4. 7.6.4  DAC-x-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）[复位 = 0401h]
      5. 7.6.5  DAC-x-CMP-MODE-CONFIG 寄存器（地址 = 05h、0Bh、11h、17h）[复位 = 0000h]
      6. 7.6.6  COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 1249h]
      7. 7.6.7  COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
      8. 7.6.8  COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
      9. 7.6.9  GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
      10. 7.6.10 CMP-STATUS 寄存器（地址 = 23h）[复位 = 0000h]
      11. 7.6.11 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 8040h]
      12. 7.6.12 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
      13. 7.6.13 STATE-MACHINE-CONFIG0 寄存器（地址 = 27h）[复位 = 0003h]
      14. 7.6.14 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
      15. 7.6.15 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
      16. 7.6.16 DAC-x-DATA 寄存器（SRAM 地址 = 21h、22h、23h、24h）[复位 = 8000h]
      17. 7.6.17 LUT-x-DATA 寄存器（SRAM 地址 = 25h 至 34h）[复位 =（请参阅寄存器说明）]
      18. 7.6.18 LOOP-WAIT 寄存器（SRAM 地址 = 35h）[复位 = 0000h]
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.6 寄存器映射

表 7-14 寄存器映射
寄存器 最高有效数据字节 (MSDB) 最低有效数据字节 (LSDB)
BIT15 BIT14 BIT13 BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0
NOP NOP
DAC-x-MARGIN-HIGH DAC-x-MARGIN-HIGH X
DAC-x-MARGIN-LOW DAC-x-MARGIN-LOW X
DAC-x-VOUT-CMP-CONFIG X VOUT-GAIN-x X CMP-x-OD-EN CMP-x-OUT-EN CMP-x-HIZ-IN-DIS CMP-x-INV-EN CMP-x-EN
DAC-x-CMP-MODE-CONFIG X CMP-x-MODE X
COMMON-CONFIG 保留 DEV-LOCK 保留 EN-INT-REF VOUT-PDN-3 保留 VOUT-PDN-2 保留 VOUT-PDN-1 保留 VOUT-PDN-0 保留
COMMON-TRIGGER DEV-UNLOCK 重置 保留 NVM-PROG NVM-RELOAD
COMMON-DAC-TRIG RST-CMP-FLAG-0 保留 RST-CMP-FLAG-1 保留 RST-CMP-FLAG-2 保留 RST-CMP-FLAG-3 保留
GENERAL-STATUS NVM-CRC-FAIL-INT NVM-CRC-FAIL-USER X DAC-3-BUSY DAC-2-BUSY DAC-1-BUSY DAC-0-BUSY NVM-BUSY DEVICE-ID VERSION-ID
CMP-STATUS X CMP-FLAG-3 CMP-FLAG-2 CMP-FLAG-1 CMP-FLAG-0
DEVICE-MODE-CONFIG 保留 DIS-MODE-IN 保留 X
INTERFACE-CONFIG X TIMEOUT-EN X FSDO-EN X SDO-EN
STATE-MACHINE-CONFIG0 保留 SM-ABORT SM-START SM-EN
SRAM-CONFIG X SRAM-ADDR
SRAM-DATA SRAM-DATA
DAC-x-DATA DAC-x-DATA X
LUT-x-DATA 保留 LUT-x-DATA
LOOP-WAIT 保留 LOOP-WAIT
备注：阴影单元格表示存储在 NVM 中的寄存器位或字段。
备注：X = 不用考虑。
表 7-15 寄存器名称
I2C/SPI 地址 SRAM 地址 寄存器名称 章节
00h — NOP 节 7.6.1
01h — DAC-0-MARGIN-HIGH 节 7.6.2
02h — DAC-0-MARGIN_LOW 节 7.6.3
03h — DAC-0-VOUT-CMP-CONFIG 节 7.6.4
05h — DAC-0-CMP-MODE-CONFIG 节 7.6.5
07h — DAC-1-MARGIN-HIGH 节 7.6.2
08h — DAC-1-MARGIN_LOW 节 7.6.3
09h — DAC-1-VOUT-CMP-CONFIG 节 7.6.4
0Bh — DAC-1-CMP-MODE-CONFIG 节 7.6.5
0Dh — DAC-2-MARGIN-HIGH 节 7.6.2
0Eh — DAC-2-MARGIN_LOW 节 7.6.3
0Fh — DAC-2-VOUT-CMP-CONFIG 节 7.6.4
11h — DAC-2-CMP-MODE-CONFIG 节 7.6.5
13h — DAC-3-MARGIN-HIGH 节 7.6.2
14h — DAC-3-MARGIN_LOW 节 7.6.3
15h — DAC-3-VOUT-CMP-CONFIG 节 7.6.4
17h — DAC-3-CMP-MODE-CONFIG 节 7.6.5
1Fh — COMMON-CONFIG 节 7.6.6
20h — COMMON-TRIGGER 节 7.6.7
21h — COMMON-DAC-TRIG 节 7.6.8
22h — GENERAL-STATUS 节 7.6.9
23h — CMP-STATUS 节 7.6.10
25h — DEVICE-MODE-CONFIG 节 7.6.11
26h — INTERFACE-CONFIG 节 7.6.12
27h — STATE-MACHINE-CONFIG0 节 7.6.13
2Bh — SRAM-CONFIG 节 7.6.14
2Ch — SRAM-DATA 节 7.6.15
— 0x21 DAC-0-DATA 节 7.6.16
— 0x22 DAC-1-DATA 节 7.6.16
— 0x23 DAC-2-DATA 节 7.6.16
— 0x24 DAC-3-DATA 节 7.6.16
— 0x25 LUT-0-DATA 节 7.6.17
— 0x26 LUT-1-DATA 节 7.6.17
— 0x27 LUT-2-DATA 节 7.6.17
— 0x28 LUT-3-DATA 节 7.6.17
— 0x29 LUT-4-DATA 节 7.6.17
— 0x2A LUT-5-DATA 节 7.6.17
— 0x2B LUT-6-DATA 节 7.6.17
— 0x2C LUT-7-DATA 节 7.6.17
— 0x2D LUT-8-DATA 节 7.6.17
— 0x2E LUT-9-DATA 节 7.6.17
— 0x2F LUT-10-DATA 节 7.6.17
— 0x30 LUT-11-DATA 节 7.6.17
— 0x31 LUT-12-DATA 节 7.6.17
— 0x32 LUT-13-DATA 节 7.6.17
— 0x33 LUT-14-DATA 节 7.6.17
— 0x34 LUT-15-DATA 节 7.6.17
— 0x35 LOOP-WAIT 节 7.6.18