ZHCSNV9B May   2023  – March 2024 DAC39RF10 , DAC39RFS10

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特征 - 直流规格
    6. 6.6  电气特性 - 交流规格
    7. 6.7  电气特性 - 功耗
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 SPI 和 FRI 时序图
    11. 6.11 典型特性：带宽和直流线性度
    12. 6.12 典型特性：单音光谱
    13. 6.13 典型特性：双音光谱
    14. 6.14 典型特性：噪声频谱密度
    15. 6.15 典型特性：线性度扫描
    16. 6.16 典型特性：调制波形
    17. 6.17 典型特性：相位和振幅噪声
    18. 6.18 典型特性：功率耗散和电源电流
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 DAC 输出模式
        1. 7.3.1.1 NRZ 模式
        2. 7.3.1.2 RTZ 模式
        3. 7.3.1.3 射频模式
        4. 7.3.1.4 DES 模式
      2. 7.3.2 DAC 内核
        1. 7.3.2.1 DAC 输出结构
        2. 7.3.2.2 调整满量程电流
      3. 7.3.3 DEM 和抖动
      4. 7.3.4 偏移量调整
      5. 7.3.5 时钟子系统
        1. 7.3.5.1 SYSREF 频率要求
        2. 7.3.5.2 SYSREF 位置检测器和采样位置选择（SYSREF 窗口）
      6. 7.3.6 数字信号处理块
        1. 7.3.6.1 数字上变频器 (DUC)
          1. 7.3.6.1.1 内插滤波器
          2. 7.3.6.1.2 数控振荡器 (NCO)
            1. 7.3.6.1.2.1 相位连续 NCO 更新模式
            2. 7.3.6.1.2.2 相位同调 NCO 更新模式
            3. 7.3.6.1.2.3 相位同步 NCO 更新模式
            4. 7.3.6.1.2.4 NCO 同步
              1. 7.3.6.1.2.4.1 JESD204C LSB 同步
            5. 7.3.6.1.2.5 NCO 模式编程
          3. 7.3.6.1.3 混频器扩展
        2. 7.3.6.2 通道接合器
        3. 7.3.6.3 DES 内插器
      7. 7.3.7 JESD204C 接口
        1. 7.3.7.1  偏离 JESD204C 标准
        2. 7.3.7.2  传输层
        3. 7.3.7.3  扰频器和解码器
        4. 7.3.7.4  链路层
        5. 7.3.7.5  物理层
        6. 7.3.7.6  串行器/解串器 PLL 控制
        7. 7.3.7.7  串行器/解串器纵横制
        8. 7.3.7.8  多器件同步和确定性延迟
          1. 7.3.7.8.1 对 RBD 进行编程
        9. 7.3.7.9  在子类 0 系统中运行
        10. 7.3.7.10 链路复位
      8. 7.3.8 生成警报
    4. 7.4 器件功能模式
      1. 7.4.1 DUC 和 DDS 模式
      2. 7.4.2 JESD204C 接口模式
        1. 7.4.2.1 JESD204C 接口模式
        2. 7.4.2.2 JESD204C 格式图
          1. 7.4.2.2.1 16 位格式
          2. 7.4.2.2.2 12 位格式
          3. 7.4.2.2.3 8 位格式
      3. 7.4.3 NCO 同步延迟
      4. 7.4.4 数据路径延迟
    5. 7.5 编程
      1. 7.5.1 使用标准 SPI 接口
        1. 7.5.1.1 SCS
        2. 7.5.1.2 SCLK
        3. 7.5.1.3 SDI
        4. 7.5.1.4 SDO
        5. 7.5.1.5 串行接口协议
        6. 7.5.1.6 流模式
      2. 7.5.2 使用快速重新配置接口
      3. 7.5.3 SPI 寄存器映射
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 DUC/旁路模式的启动过程
      2. 8.1.2 DDS 模式的启动过程
      3. 8.1.3 眼图扫描流程
      4. 8.1.4 前标/后标分析流程
      5. 8.1.5 了解双边采样模式
      6. 8.1.6 睡眠和禁用模式
    2. 8.2 典型应用
      1. 8.2.1 S 频带雷达发送器
        1. 8.2.1.1 系统原理图
        2. 8.2.1.2 设计要求
        3. 8.2.1.3 发送器详细设计过程
        4. 8.2.1.4 时钟子系统详细设计过程
          1. 8.2.1.4.1 示例 1：SWAP-C 优化
          2. 8.2.1.4.2 示例 2：通过外部 VCO 改善相位噪声 LMX2820
          3. 8.2.1.4.3 示例 3：分立式模拟 PLL，可实现出色的 DAC 性能
          4. 8.2.1.4.4 10GHz 时钟生成
        5. 8.2.1.5 应用曲线
    3. 8.3 电源相关建议
      1. 8.3.1 上电和断电时序
    4. 8.4 布局
      1. 8.4.1 布局指南和示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.9 开关特性

TA = +25°C 时的典型值，自然通风工作温度范围内的最小值和最大值，典型电源电压，fCLK = 10.24GHz，IFS_SWITCH = 20.5mA，单音调振幅 = 0dBFS，启用抖动和 DEM，除非另有说明。
参数 测试条件 最小值 典型值 最大值 单位
JESD204C 串行器/解串器接口 [15:0]SRX-/+
fSERDES 串行器/解串器比特率(4) .78125 12.8 Gbps 的高速接口
UI 单位间隔
78.125

 1280 ps
延迟
TDAC DAC 时钟周期 1 / fCLK s
tPD(RX) 串行器/解串器 RX 模拟传播延迟 串行器/解串器 RX 模拟传播延迟 215 ps
tPDI 输入时钟上升沿交叉至输出采样交叉 输入时钟上升沿交叉至输出采样交叉 500 ps
tDACLAT 从 SYSREF 上升沿到 DAC 输出的数字路径延迟 请参阅“XLS 计算器”
tRELEASE 从 SYSREF 上升沿到弹性缓冲器释放的延迟 请参阅“XLS 计算器”
tRXIN 从 SERDES 输入到弹性缓冲器释放的延迟 请参阅“XLS 计算器”
tTXEN_OUTPUT TXENABLE 上升沿到 DAC 的数据输出 FAST_TX_EN = 0 不尽相同(1) CLK 周期数
FAST_TX_EN=1 和 QUIET_TX_DISABLE=0 93
FAST_TX_EN=1 和 QUIET_TX_DISABLE=1 133
tTXEN_MUTE TXENABLE 下降沿至 DAC 输出被静音 QUIET_TX_DISABLE=0 93
QUIET_TX_DISABLE=1 133
tTXEN_PW 所需的 TXENABLE 脉冲宽度 FAST_TX_EN = 0(2) 102
FAST_TX_EN = 1(3) 20
串行编程接口
Fs_c 串行时钟频率 15.625 MHz
Fs_cts 串行时钟频率温度传感器 TS_TEMP 寄存器读取 1 MHz
tp 串行时钟周期 64 ns
tPH 串行时钟脉冲宽度高电平 32 ns
tPL 串行时钟脉冲宽度低电平 32 ns
tSU SDI 建立时间 30 ns
tH SDI 保持时间 3 ns
tIZ SDI 三态 3 ns
tODZ SDO 被驱动至三态 200fF 负载 5 ns
tOZD SDO 三态到被驱动 200fF 负载 3 ns
tOD SDO 输出延迟 200fF 负载 3 ns
tCSS SCS 设置 30 ns
tCSH SCS 保持 3 ns
tRS RESET 设置为串行时钟 RESET 高电平 30 ns
tRH RESET 保持串行时钟 RESET 高电平 30 ns
tIAG 接入间隙 30 ns
快速重新配置 (FR) 接口
FFRCLK FRCLK 频率 200 MHz
tFRCLK_P FRCLK 周期 5 ns
tFRCLK_PH FRCLK 脉冲宽度高电平 2 ns
t FRCLK_PL FRCLK 脉冲宽度低电平 2 ns
t FRDI_SU FRDI 建立时间 1 ns
tFRDI_H FRDI 保持时间 1 ns
t FRCS_SU FRCS 建立时间 1 ns
tFRCS_H FRCS 保持时间 1 ns
tFR_IAG 接入间隙 1 ns
(1) 延迟取决于 JESD 链路启动所需的时间以及与模式相关的器件延迟。从延迟计算器电子表格中添加链路层启动时间和取决于模式的延迟 (TDAC_LAT)。
(2) 脉冲持续时间小于此值会产生未定义的行为。
(3) 脉冲持续时间小于此值可能不会对输出产生影响。
(4) 2Gbps 以下时需要使用 8b/10b 编码