ZHCSIP0G November   2009  – November 2022 CDC3RL02

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 Revision History
  5. 5 Device Comparison
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1 Absolute Maximum Ratings
    2. 7.2 ESD Ratings
    3. 7.3 Recommended Operating Conditions
    4. 7.4 Thermal Information
    5. 7.5 Electrical Characteristics
    6. 7.6 Typical Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Low Additive Noise
      2. 8.3.2 Regulated 1.8-V Externally Available I/O Supply
      3. 8.3.3 Ultra-Small 8-bump YFP 0.4-mm Pitch WCSP Package
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Input Clock Squarer
      2. 9.1.2 Output Stage
      3. 9.1.3 LDO
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curve
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  10. 10Device and Documentation Support
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 Trademarks
    4. 10.4 Electrostatic Discharge Caution
    5. 10.5 术语表
  11. 11Mechanical, Packaging, and Orderable Information

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

CDC3RL02 是一款双通道时钟扇出缓冲器，非常适用于需要时钟缓冲且具有最小附加相位噪声和扇出功能的便携式终端设备（如手机）。该器件将温度补偿晶体振荡器 (TCXO) 等单个主时钟缓冲至多个外设。该器件具有两个时钟请求输入（CLK_REQ1 和 CLK_REQ2），其中每个输入均支持单个时钟输出。

CDC3RL02 在主时钟输入 (MCLK_IN) 处接受方波或正弦波，无需交流耦合电容器。可接受的最小正弦波为 0.3V 信号（峰峰值）。CDC3RL02 旨在提供极小的通道间偏差、附加输出抖动和附加相位噪声。自适应时钟输出缓冲器可在宽电容负荷范围内提供受控的转换率，从而更大限度地降低 EMI 辐射、保持信号完整性，并更大限度地减少由时钟分配线上的信号反射造成的振铃效应。

CDC3RL02 具有集成的低压降 (LDO) 稳压器，该稳压器可接受 2.3V 至 5.5V 的输入电压，可输出 1.8 V、50mA。该 1.8V 电源可从外部获得，从而为 TCXO 等外围设备提供稳定电源。

CDC3RL02 采用 0.4mm 间距晶圆级芯片规模 (WCSP) 封装（0.8mm × 1.6mm），并经优化可实现极低的待机电流消耗。

器件信息
器件型号 (1)封装封装尺寸（NOM）
CDC3RL02DSBGA (8)0.80mm × 1.60mm
(1) 如需了解所有可用封装，请参阅产品说明书末尾的可订购产品附录。