ZHCSY67 April 2025 CC3350MOD , CC3351MOD
ADVANCE INFORMATION
图 6-1 SDIO 默认输入时序
图 6-2 SDIO 默认输出时序| 参数 | 说明 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|
| fclock | 时钟频率,CLK | 26 | MHz | |
| tHigh | 高电平周期 | 10 | ns | |
| tLow | 低电平周期 | 10 | ||
| tTLH | 上升时间,CLK | 10 | ||
| tTHL | 下降时间,CLK | 10 | ||
| tISU | 建立时间,在 CLK ↑ 前输入有效 | 5 | ||
| tIH | 保持时间,在 CLK ↑ 后输入有效 | 5 | ||
| tODLY | 延迟时间,CLK ↓ 到输出有效 | 2 | 14 | |
| CL | 输出中的容性负载 | 15 | 40 | pF |