ZHCSRC2B December   2022  – March 2025 AWRL6432

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
    1. 5.1 相关产品
  7. 6 终端配置和功能
    1. 6.1 引脚图
    2. 6.2 信号说明
      1.      11
      2.      12
      3.      13
      4.      14
      5.      15
      6.      16
      7.      17
      8.      18
      9.      19
      10.      20
      11.      21
      12.      22
      13.      23
      14.      24
      15.      25
      16.      26
      17.      27
    3.     28
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  上电小时数 (POH)
    4. 7.4  建议运行条件
    5. 7.5  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 7.5.1 建议的 OTP eFuse 编程操作条件
      2. 7.5.2 硬件要求
      3. 7.5.3 对硬件保修的影响
    6. 7.6  电源规格
      1. 7.6.1 低功耗 3.3V I/O 拓扑
      2. 7.6.2 BOM 优化的 3.3V I/O 拓扑
      3. 7.6.3 低功耗 1.8V I/O 拓扑
      4. 7.6.4 BOM 优化的 1.8V I/O 拓扑
      5. 7.6.5 系统拓扑
        1. 7.6.5.1 电源拓扑
          1. 7.6.5.1.1 BOM 优化模式
          2. 7.6.5.1.2 低功耗模式
      6. 7.6.6 BOM 优化型拓扑的内部 LDO 输出去耦电容器和布局条件
        1. 7.6.6.1 单电容器轨
          1. 7.6.6.1.1 1.2V 数字 LDO
        2. 7.6.6.2 双电容器轨
          1. 7.6.6.2.1 1.2V 射频 LDO
          2. 7.6.6.2.2 1.2V SRAM LDO
          3. 7.6.6.2.3 1.0V 射频 LDO
      7. 7.6.7 噪声和纹波规格
    7. 7.7  节电模式
      1. 7.7.1 功耗典型数值
    8. 7.8  每个电压轨的峰值电流要求
    9. 7.9  射频规格
    10. 7.10 支持的 DFE 特性
    11. 7.11 CPU 规格
    12. 7.12 热阻特性
    13. 7.13 时序和开关特性
      1. 7.13.1  电源时序和复位时序
      2. 7.13.2  同步帧触发
      3. 7.13.3  输入时钟和振荡器
        1. 7.13.3.1 时钟规格
      4. 7.13.4  多通道缓冲/标准串行外设接口 (McSPI)
        1. 7.13.4.1 McSPI 特性
        2. 7.13.4.2 SPI 时序条件
        3. 7.13.4.3 SPI - 控制器模式
          1. 7.13.4.3.1 SPI 的时序和开关要求 - 控制器模式
          2. 7.13.4.3.2 SPI 输出时序的时序和开关特性 - 控制器模式
        4. 7.13.4.4 SPI - 外设模式
          1. 7.13.4.4.1 SPI 的时序和开关要求 — 外设模式
          2. 7.13.4.4.2 SPI 输出时序的时序和开关特性 - 次级模式
      5. 7.13.5  RDIF 接口配置
        1. 7.13.5.1 RDIF 接口时序
        2. 7.13.5.2 RDIF 数据格式
      6. 7.13.6  LIN
      7. 7.13.7  通用输入/输出
        1. 7.13.7.1 输出时序的开关特性与负载电容 (CL) 间的关系
      8. 7.13.8  控制器局域网 - 灵活数据速率 (CAN-FD)
        1. 7.13.8.1 CANx TX 和 RX 引脚的动态特性
      9. 7.13.9  串行通信接口 (SCI)
        1. 7.13.9.1 SCI 时序要求
      10. 7.13.10 内部集成电路接口 (I2C)
        1. 7.13.10.1 I2C 时序要求
      11. 7.13.11 四线串行外设接口 (QSPI)
        1. 7.13.11.1 QSPI 时序条件
        2. 7.13.11.2 QSPI 输入（读取）时序的时序要求
        3. 7.13.11.3 QSPI 开关特性
      12. 7.13.12 JTAG 接口
        1. 7.13.12.1 JTAG 时序条件
        2. 7.13.12.2 IEEE 1149.1 JTAG 的时序要求
        3. 7.13.12.3 IEEE 1149.1 JTAG 在推荐工作条件下的开关特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 子系统
      1. 8.3.1 射频 (RF) 和模拟子系统
      2. 8.3.2 时钟子系统
      3. 8.3.3 发送子系统
      4. 8.3.4 接收子系统
      5. 8.3.5 处理器子系统
      6. 8.3.6 汽车接口
      7. 8.3.7 主机接口
      8. 8.3.8 应用子系统 Cortex-M4F
      9. 8.3.9 硬件加速器 (HWA1.2) 特性
        1. 8.3.9.1 HWA1.1 和 HWA1.2 之间的硬件加速器特性差异
    4. 8.4 其他子系统
      1. 8.4.1 用于用户应用的 GPADC 通道（服务）
      2. 8.4.2 GPADC 参数
    5. 8.5 存储器分区示例
    6. 8.6 引导模式
  10. 9 监控和诊断
  11. 10应用、实施和布局
    1. 10.1 应用信息
    2. 10.2 参考原理图
  12. 11器件和文档支持
    1. 11.1 器件命名规则
    2. 11.2 工具与软件
    3. 11.3 文档支持
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 静电放电警告
    7. 11.7 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
  • AMF|102
散热焊盘机械数据 (封装 | 引脚)
订购信息

12 修订历史记录

All Revision History Changes Intro HTMLMarch 8, 2024 to March 30, 2025 (from RevisionA (March 2024)to RevisionB (March 2025))

  • （特性）：更新了功能安全合规性Go

All Revision History Changes Intro HTMLDecember 31, 2022 to March 8, 2024 (from Revision* (December 2022)to RevisionA (March 2024))

  • （特性）：删除了范围规格中的“短距离”Go
  • （特性）：将噪声系数从 12.5dB 更新为 11dBGo
  • （特性）：向封装说明中添加了“BGA 焊球”。Go
  • （应用）：添加了新应用Go
  • （说明）：将工作频率范围更新为 57-63.9GHzGo
  • （封装信息）：添加了新的量产器件型号Go
  • （封装信息）：删除了预量产器件型号Go
  • （方框图）：更新了功能方框图Go
  • （器件特性比较）：增加了 xWRL1432Go
  • （器件特性比较）：增加了 xWR1843AOPGo
  • （器件特性比较）：增加了针对“以合规为目标”器件的注释Go
  • （器件特性比较）：将生产状态从 AI 更改为 PDGo
  • （相关产品）：添加了车内和近场系统解决方案Go
  • （相关产品）：更新了参考设计链接Go
  • （信号说明）：焊球 F5 添加至 VSSAGo
  • （时钟信号说明）：为 RTC_CLK_IN 添加了说明。Go
  • （绝对最大额定值）：添加了 VPP 绝对最大额定值Go
  • （VPP 规格）：添加了 VPP 规格的小节Go
  • （电源规格）：更新了 IOGo
  • （低功耗 3.3V I/O 拓扑）：添加了 VNWA 电源。Go
  • （BOM 优化的 3.3V I/O 拓扑）：添加了 VNWA IOGo
  • （BOM 优化的 1.8V I/O 拓扑）：添加了 VNWA IOGo
  • （系统拓扑）：为两种系统拓扑分别添加了说明。Go
  • （电源拓扑）：使用有关两种电源拓扑的更多信息更新了“简介”。Go
  • （BOM 优化拓扑的内部 LDO 输出去耦电容器和布局条件）：添加了新小节，说明了去耦电容器值和输出路径寄生值的范围。Go
  • （噪声和纹波规格）：添加了 1.8V 噪声和纹波规格说明Go
  • （功耗典型数值）：3.3V IO 模式下的估计功耗表 — 更新了低功耗模式和 BOM 优化模式的功耗Go
  • （功耗典型数值）：1.8V IO 模式下的估计功耗 — 更新了低功耗模式和 BOM 优化模式的功耗Go
  • （功耗典型数值）：删除了表脚注Go
  • （功耗典型数值）：更新了“简介”，添加了器件条件和环境温度Go
  • （功耗典型数值）：3.3V 低功耗拓扑中的使用案例功耗表 — 平均功耗数值从 2.52mW 更新为 1.2mWGo
  • （每个电压轨的峰值电流要求）：在低功耗 1.8V IO 中由 1.8V 电源轨驱动的所有节点消耗的最大电流从 270mA 更改为 360mA。Go
  • （射频规格）：将噪声系数从 12.5dB 更新为 11dBGo
  • （射频规格）：将频率范围更新为 57GHz 至 63.9GHzGo
  • （射频规格）：添加了接收器和发送器 S11Go
  • （射频规格）：更新了噪声系数、带内 P1dB 与接收器增益图Go
  • （支持的 DFE 特性）：更新了支持的 ADC 采样速率Go
  • （支持的 DFE 特性）：更改了低通滤波器要点顺序Go
  • （支持的 DFE 特性）：更新了计时引擎段落Go
  • （支持的 DFE 特性）：更新了计时引擎图支持的线性调频脉冲曲线Go
  • （电源时序）：1.2V、1.8V 和 VIOIN 电源已同步。Go
  • （电源时序）：更新了 SOP1 序列Go
  • （时钟规格）：“外部时钟模式规格”表 — 更正了 DCV 的单位Go
  • （RDIF 接口配置）：从支持的数据速率中删除了 100Mbps。Go
  • (LIN)：校正了波特率单位Go
  • （SCI 时序要求）：添加了支持的波特率：Go
  • （方框图）：更新了功能方框图Go
  • （时钟子系统）：更新了图表Go
  • （时钟子系统）：从简介中删除了“77 至 81GHz 频谱”。Go
  • （时钟子系统）：更新了工作频率范围。Go
  • （发送子系统）：更新了发送子系统图表Go
  • （应用子系统）：将小节名称从“主要子系统”更改为“应用子系统”Go
  • （GPADC 通道）：包含 APPSS Cortex M4F。Go
  • （监控和诊断）：已添加该章节Go
  • （应用信息）：更新了链接Go
  • （器件命名规则）：更新了封装类型Go
  • （器件命名规则）：更新了命名规则以反映生产器件型号Go